日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年 8月12日

出 願 番 号 Application Number:

特願2003-207268

[ST. 10/C]:

[JP2003-207268]

出 願 人 Applicant(s):

シャープ株式会社

2003年 9月11日

特許庁長官 Commissioner, Japan Patent Office 今井康

【書類名】

特許願

【整理番号】

03102610

【提出日】

平成15年 8月12日

【あて先】

特許庁長官 殿

【国際特許分類】

G09G 3/20 640

G09G 3/32

【発明者】

【住所又は居所】

大阪府大阪市阿倍野区長池町22番22号 シャープ株

式会社内

【氏名】

仙田 孝裕

【発明者】

【住所又は居所】

大阪府大阪市阿倍野区長池町22番22号 シャープ株

式会社内

【氏名】

室井 孝夫

【特許出願人】

【識別番号】

000005049

【氏名又は名称】 シャープ株式会社

【代理人】

【識別番号】

100080034

【弁理士】

【氏名又は名称】

原 謙三

【電話番号】

06-6351-4384

【選任した代理人】

【識別番号】

100113701

【弁理士】

【氏名又は名称】 木島 隆一

【選任した代理人】

【識別番号】

100116241

【弁理士】

【氏名又は名称】 金子 一郎

【先の出願に基づく優先権主張】

【出願番号】

特願2002-353828

【出願日】

平成14年12月 5日

【手数料の表示】

【予納台帳番号】 003229

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 0208489

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 表示装置

【特許請求の範囲】

【請求項1】

電気光学素子を備える各画素に上記電気光学素子に流す電流の値を設定して、 上記電気光学素子を上記電流で駆動する表示装置において、

上記各画素には、

上記電気光学素子に上記電流を流すための第1の配線と、

上記第1の配線から上記電気光学素子に上記電流を流す経路に上記電気光学素子と直列に挿入されるとともに導通抵抗の制御端子を有する第1のアクティブ素子と、

上記経路に上記電気光学素子および上記第1のアクティブ素子と直列に挿入されるとともに導通/遮断用の制御端子を有する第2のアクティブ素子と、

電荷を蓄積し、蓄積した電荷に応じた電圧を上記第1のアクティブ素子の導通 抵抗の制御電圧として上記第1のアクティブ素子の制御端子に印加する電荷保持 手段と、

上記電荷保持手段に対する電荷供給経路上に挿入されるとともに導通/遮断用の制御端子を有し、遮断によって上記電荷保持手段に蓄積した電荷を保持させる 第3のアクティブ素子と、

上記第2のアクティブ素子の制御端子に導通/遮断用の制御電圧を印加する第2の配線と、

上記第3のアクティブ素子の制御端子に導通/遮断用の制御電圧を印加する第 3の配線とが配置されていることを特徴とする表示装置。

【請求項2】

電気光学素子を備える各画素に上記電気光学素子に流す電流の値を設定して、 上記電気光学素子を上記電流で駆動する表示装置において、

上記各画素には、

上記電気光学素子に上記電流を流すための第1の配線と、

上記第1の配線から上記電気光学素子に上記電流を流す経路に上記電気光学素

子と直列に挿入されるとともに導通抵抗の制御端子を有する第1のアクティブ素子と、

上記経路に上記電気光学素子および上記第1のアクティブ素子と直列に挿入されるとともに導通/遮断用の制御端子を有する第2のアクティブ素子と、

電荷を蓄積し、蓄積した電荷に応じた電圧を上記第1のアクティブ素子の導通 抵抗の制御電圧として上記第1のアクティブ素子の制御端子に印加する電荷保持 手段と、

上記電荷保持手段に対する電荷供給経路上に挿入されるとともに導通/遮断用の制御端子を有し、遮断によって上記電荷保持手段に蓄積した電荷を保持させる 第3のアクティブ素子と、

上記第2のアクティブ素子の制御端子に導通/遮断用の制御電圧を印加する第2の配線と、

上記第3のアクティブ素子の制御端子に導通/遮断用の制御電圧を印加する第 3の配線と、

上記第1のアクティブ素子と上記第2のアクティブ素子との接続点と上記第2の配線との間に接続されるとともに、上記第3の配線に接続される導通/遮断用の制御端子を有する第4のアクティブ素子とが配置されていることを特徴とする表示装置。

【請求項3】

上記第1の配線には電流源回路と電圧源回路とが切り替え可能に接続されることを特徴とする請求項1または2に記載の表示装置。

【請求項4】

上記電流源回路を上記第1の配線に接続して各画素に上記電気光学素子に流す電流の値を設定する第1の動作を行った後、上記電圧源回路を上記第1の配線に接続して各画素の上記電気光学素子に上記第1の動作で設定した値の電流を流す第2の動作を行うことを特徴とする請求項3に記載の表示装置。

【請求項5】

上記電流源回路が出力することのできる電流値は複数通りあり、

上記第1の動作を行うとともに上記第1の動作の後に上記第2の動作を行うこ

とを、所定期間に複数回行うことを特徴とする請求項4に記載の表示装置。

【請求項6】

電気光学素子を備える各画素に上記電気光学素子に流す電流の値を設定して、 上記電気光学素子を上記電流で駆動する表示装置において、

上記各画素には、

上記電気光学素子に上記電流を流すための第1番配線と、

上記第1番配線から上記電気光学素子に上記電流を流す経路に上記電気光学素子と直列に挿入されるとともに導通抵抗の制御端子を有する第1番アクティブ素子と、

電荷を蓄積し、蓄積した電荷に応じた電圧を上記第1番アクティブ素子の導通 抵抗の制御電圧として上記第1番アクティブ素子の制御端子に印加する電荷保持 手段と、

上記電荷保持手段に対する電荷供給経路上に挿入されるとともに導通/遮断用の制御端子を有し、遮断によって上記電荷保持手段に蓄積した電荷を保持させる 第2番アクティブ素子と、

上記第2番アクティブ素子の制御端子に導通/遮断用の制御電圧を印加する第 2番配線と、

上記電荷保持手段の蓄積した電荷に応じた電圧に含まれる基準電圧分を上記電 荷保持手段に与える第3番配線とが配置されていることを特徴とする表示装置。

【請求項7】

電気光学素子を備える各画素に上記電気光学素子に流す電流の値を設定して、 上記電気光学素子を上記電流で駆動する表示装置において、

上記各画素には、

上記電気光学素子に上記電流を流すための配線が配置されており、

上記配線から上記電気光学素子に上記電流を流す経路に、導通抵抗の制御端子 を有するアクティブ素子が、上記電気光学素子と直列に挿入されるとともに、

電荷を蓄積し、蓄積した電荷に応じた電圧を上記アクティブ素子の導通抵抗の 制御電圧として上記アクティブ素子の制御端子に印加する電荷保持手段とが配置 され、 上記電流を上記画素の回路に記憶させるために上記アクティブ素子に上記電流 を流して上記電荷保持手段に上記電流に応じた電荷を蓄積させる第1の動作を行 うために、上記配線に定電流を出力する電流源回路と、

上記第1の動作の後に、上記回路に記憶させた上記電流を上記アクティブ素子を介して上記電気光学素子に流す第2の動作を行うために上記配線に定電圧を出力する電圧源回路とが、上記配線に切り替え可能に接続されていることを特徴とする表示装置。

【発明の詳細な説明】

 $[0\ 0\ 0\ 1]$

【発明の属する技術分野】

本発明は、有機EL (Electro Luminescence) ディスプレイやFED (Field Emission Display) 等の電流駆動型の電気光学素子を用いた表示装置に関するものである。

[0002]

【従来の技術】

近年、有機ELディスプレイやFEDディスプレイの研究開発が活発に行われている。特に有機ELディスプレイは、低電圧・低消費電力で発光可能なディスプレイとして、携帯電話やPDA (Personal Digital Assistants) などの携帯機器用として注目されている。

[0003]

この有機ELディスプレイは単純マトリックス型から商品化が始まったが、将来アクティブマトリックス型が主流になると考えられている。この有機EL用アクティブ素子は、アモルファスシリコンTFTでも実現可能であるが、ドライブ回路も同時に形成できて、より小型のTFTで有機ELを駆動できる(TFTの移動度が高い)、単結晶シリコンTFTやポリシリコンTFTやCG(Continuous Grain)シリコンTFTが有力視されている。特に、直視型ディスプレイ用としてガラス基板上に形成できる低温ポリシリコンTFTやCGシリコンTFTが好まれている。

[0004]

この低温ポリシリコンやCGシリコンを用いたアクティブマトリックス型有機ELの画素回路は、非特許文献1等で参照されているように、基本的に図13に示すように2つのTFT素子Qa・QbとコンデンサCaと有機EL素子ELaとから構成される。

[0005]

即ち、電源配線Vrefと電源端子Vcomとの間で駆動用TFT素子Qbが有機EL素子ELaと直列に配置され、その駆動用TFT素子Qbのゲート端子とソース端子との間にコンデンサCaが接続され、ソース端子は電源配線Vrefに接続されている。また、選択用TFT素子Qaのゲート端子はゲート配線Giに接続されており、ソース・ドレイン端子はソース配線Sjと駆動用TFT素子Qbのゲート端子とを接続するように接続されている。選択用TFT素子Qaを導通状態(ON状態)として、ソース配線SjからコンデンサCaへ電圧を入力することで、駆動用TFT素子Qbの導通抵抗を制御し、有機EL素子ELaに流れる電流を制御し、画素の輝度を制御する構成である。また、その後、選択用TFT素子Qaを非導通状態(OFF状態)として、コンデンサCaの電位を保持し、駆動用TFT素子Qbの導通状態を保持し、画素の輝度を維持する構成である。

[0006]

有機EL素子の発光輝度は、有機EL素子を流れる電流値に比例するので、この構成では、有機EL素子ELaの印加電圧-電流特性が変化すれば、有機EL素子ELaを流れる電流値が変化するという課題がある。

[0007]

そこで、非特許文献2で示された画素回路構成を図14に示す。図14の回路構成では、駆動用TFT素子Qbと有機EL素子ELaとの間にスイッチ用TFT素子Qcを配置し、駆動用TFT素子Qbとスイッチ用TFT素子Qcとの接続点と、ソース配線Sjとの間に選択用TFT素子Qaを接続し、選択用TFT素子QaとコンデンサCaとの間にスイッチ用TFT素子Qdを配置している。選択用TFT素子Qaのゲート端子およびスイッチ用TFT素子Qc・Qdのゲート端子はゲート配線Giに接続されている。

[0008]

この構成では、スイッチ用TFT素子QcをOFF状態として、選択用TFT素子Qaとスイッチ用TFT素子QdとをON状態とすることで、電源配線Vrefよりソース配線Sjへ電流が流れる。この電流量を図示しないソースドライブ回路の電流源で制御することで、駆動用TFT素子Qbのゲート電圧が、駆動用TFT素子Qbの閾値電圧・移動度に依らず、駆動用TFT素子Qbにそのソースドライブ回路で規定された電流量が流れるような電圧に設定される。そして、選択用TFT素子Qaとスイッチ用TFT素子QdとをOFF状態として、スイッチ用TFT素子QcをON状態とすることで、コンデンサCaにこの時の電位が保持され、駆動用TFT素子Qbから設定された電流量が有機EL素子ELaへ流れるよう制御される。

[0009]

また、特許文献1で示された画素回路構成を図15に示す。図15の回路構成では、駆動用TFT素子Qbと電源配線Vrefとの間にスイッチ用TFT素子Qgが、駆動用TFT素子Qbとソース配線Sjとの間にスイッチ用TFT素子Qfが、有機EL素子ELaとコンデンサCaとの間に選択用TFT素子Qeが配置されている。スイッチ用TFT素子Qf・Qgおよび選択用TFT素子Qeの各ゲート端子はゲート配線Giに接続されている。

$[0\ 0\ 1\ 0]$

この構成では、スイッチ用TFT素子QgをOFF状態として、選択用TFT素子Qeとスイッチ用TFT素子QfとをON状態とすることで、ソース配線Sjより有機EL素子ELaへ電流が流れる。この電流量を図示しないソースドライブ回路の電流ドライブ回路Pjで制御することで、駆動用TFT素子Qbのゲート端子電圧が、駆動用TFT素子Qbの閾値電圧・移動度に依らず、駆動用TFT素子Qbにそのソースドライブ回路で規定された電流量が流れるような電圧に設定される。そして、スイッチ用TFT素子Qfと選択用TFT素子QeとをOFF状態とし、スイッチ用TFT素子QgをON状態とすることで、コンデンサCaにこの時の電位が保持され、駆動用TFT素子Qbから設定された電流量が有機EL素子ELaに流れるよう制御される。

[0011]

なお、CGシリコンTFTの構成に関しては、非特許文献 4 等で発表されている。また、CGシリコンTFTプロセスに関しては、非特許文献 5 等で発表されている。また、有機EL素子の構成については、非特許文献 6 等で発表されている。

 $[0\ 0\ 1\ 2]$

【特許文献1】

特表2002-514320号公報

公表日 2002年5月14日

[0013]

【非特許文献1】

"Active Matrix Addressing of Polymer Light Emitting Diodes Using Low Temperature Poly Silicon TFTs" , A M - L C D 2 0 0 0 p p 2 4 9 - 2 5 2

[0014]

【非特許文献2】

"Active Matrix PolyLED Displays", I DW '0 0 p p 2 3 5 - 2 3 8

[0015]

【非特許文献3】

"Improved Polysilicon TFT Drivers for Light Emitting Polymer Displays " , I DW '0 0 p p 2 4 3 - 2 4 6

[0016]

【非特許文献4】

SID'00 Digest pp.924-927の "4.0-in. TFT-OLED Displays and a Novel Digital Driving Method"半導体エネルギー研究所

[0017]

【非特許文献5】

AM-LCD 2000 pp.25-28の "Continuous Grain Silicon Technology and Its Applications for Active Matrix Display"半導体エネルギー研究所

[0018]

【非特許文献6】

AM-LCD '01 pp.211-2140 "Polymer Light-Emitting Diodes for use in Flat panel Display"

[0019]

【発明が解決しようとする課題】

上記非特許文献 2 や特許文献 1 では、選択期間にソース配線 S j から所定の電流値を供給することで有機 E L 素子 E L a を駆動するためのアクティブ素子である駆動用 T F T 素子 Q b のゲート端子電位を設定するので、有機 E L 素子 E L a を流れる電流値がその設定された電流値で決まり、有機 E L 素子 E L a の印加電圧一電流特性が変化しても、有機 E L 素子 E L a を流れる電流値が変化せず、その発光輝度が変化し難いという利点がある。

[0020]

しかし、上記非特許文献2や特許文献1の画素回路構成は、有機EL素子1個当たり1個のコンデンサおよび4個のTFT素子と、1本の電源配線と、1本のソース配線および1本のゲート配線とを必要とする4TFT画素回路構成となっている。その為、これら4TFT画素回路構成では、コンデンサや配線やTFT素子に取られる面積が増え、有機EL素子を形成する為の透明電極(例えばITO)の面積(すなわち陽極面積)が小さくなってしまう。特に、TFT素子サイズや配線幅の最小値はプロセスルールで決定されるので、画素サイズが小さくなっても、それらTFT素子サイズや配線幅を小さくすることはできないのが現状である。

[0021]

この為、100ppi以上の高精細パネルを製造しようとすると、図14や図15の4TFT画素回路構成では、確保できる透明電極の面積が図13の2TFT画素回路構成の半分以下になってしまう。

[0022]

また、所定の輝度を得るための好ましい電源電圧はRGB各ドットで異なるので、前記電源配線VrefはRGB各色毎に異ならせることが望ましい。この場合、RGB各色は電源配線Vrefに沿って形成され、図16に示すように、画

素回路Aijは電源配線Vrefに沿って3分割されてRGB各ドットが形成される。しかし、前記ソース配線Sjもこの電源配線Vrefに平行に形成されるので、画素回路Aijを通る配線は、電源配線Vrefが3本、ソース配線Sjが3本、ゲート配線Giが1本となる。

[0023]

結局、図14や図15の画素回路を有する表示装置では、図16に示すように、TFT領域7やゲート配線Giの領域の他に、ソース配線Sjの為に発光に使えなかった画素エリア(RGBの各1ドット9・10・11で1画素を形成する)が、

画素長×(ソース配線幅 Y $[\mu m] + \mathcal{J}$ 口セス上の抜き P $[\mu m]) \times 3$ と大きかった。ここで、画素長=RGB各ドットの長さ=RGB各ドットの幅 X $[\mu m] \times 3$ である。その結果、ITO領域 8 の面積、すなわち透明電極を形成するための面積が非常に小さくなるという課題が生じていた。

[0024]

本発明は上記課題を解決するためになされたものであり、電気光学素子に設定した値の電流を流す画素回路構成の表示装置において、より広い面積を透明電極に割り当てることのできる表示装置を提供することを目的とする。

[0025]

【課題を解決するための手段】

本発明の表示装置は、上記課題を解決するために、電気光学素子を備える各画素に上記電気光学素子に流す電流の値を設定して、上記電気光学素子を上記電流で駆動する表示装置において、上記各画素には、上記電気光学素子に上記電流を流すための第1の配線と、上記第1の配線から上記電気光学素子に上記電流を流す経路に上記電気光学素子と直列に挿入されるとともに導通抵抗の制御端子を有する第1のアクティブ素子と、上記経路に上記電気光学素子および上記第1のアクティブ素子と直列に挿入されるとともに導通/遮断用の制御端子を有する第2のアクティブ素子と、電荷を蓄積し、蓄積した電荷に応じた電圧を上記第1のアクティブ素子の導通抵抗の制御電圧として上記第1のアクティブ素子の制御端子に印加する電荷保持手段と、上記電荷保持手段に対する電荷供給経路上に挿入さ

れるとともに導通/遮断用の制御端子を有し、遮断によって上記電荷保持手段に蓄積した電荷を保持させる第3のアクティブ素子と、上記第2のアクティブ素子の制御端子に導通/遮断用の制御電圧を印加する第2の配線と、上記第3のアクティブ素子の制御端子に導通/遮断用の制御電圧を印加する第3の配線とが配置されていることを特徴としている。

[0026]

上記の発明によれば、各画素において、第2および第3の配線からの制御端子への制御電圧印加により第2および第3のアクティブ素子を導通させると、第1の配線から第1のアクティブ素子を介して電気光学素子に所定の値の電流を流すことが可能な状態となる。このとき、電荷保持手段に上記値の電流に対応した電荷が蓄積されるようにし、この後、第3の配線からの制御電圧印加により第3のアクティブ素子を遮断すれば、上記値の電流が第1のアクティブ素子に流れるような制御電圧が第1のアクティブ素子の制御端子に印加されるように、電荷保持手段が電荷を保持する。従って、これにより電気光学素子に流す電流の値を設定することができる。

[0027]

そして、第2の配線からの制御電圧印加により第2のアクティブ素子を遮断すれば、電荷保持手段が上記電荷を保持した状態で電気光学素子へ流れる電流を遮断することができる。この遮断期間には、例えば同一の第1配線につながる別の画素において電気光学素子に流す電流の値を設定することができる。このようにして各画素に電気光学素子の電流の値を設定し、再び第2のアクティブ素子を導通させれば、設定した値の電流で電気光学素子を駆動することができる。

$[0\ 0\ 2\ 8]$

上記の構成では、アクティブ素子は1画素につき3個、コンデンサなどの電荷保持手段が1個、さらに配線が3本あればよく、また、第2および第3の配線は、カラー表示装置の場合にRGB各画素に共通に設けることができる。従って、4個のTFT素子、1個のコンデンサ、1本の電源配線、1本のソース配線、および1本のゲート配線を備えた従来の4TFT画素回路構成よりもアクティブ素子が1つ少なくて済むことから、透明電極の面積を大きくとることができる。さ

らに、従来の4TFT画素回路構成ではカラー表示装置の場合にRGB各画素に対してゲート配線の共通化はできてもソース配線がそれぞれに必要であったが、本発明ではこのソース配線が不要であることから、さらに透明電極の面積を大きくとることができる。

[0029]

この結果、電気光学素子に設定した値の電流を流す画素回路構成の表示装置に おいて、より広い面積を透明電極に割り当てることのできる表示装置を提供する ことができる。またこれにより、例えば同一の表示輝度を得るために必要な有機 EL素子の発光輝度を低下させることができ、その輝度寿命を改善される。

[0030]

また、本発明の表示装置は、上記課題を解決するために、電気光学素子を備え る各画素に上記電気光学素子に流す電流の値を設定して、上記電気光学素子を上 記電流で駆動する表示装置において、上記各画素には、上記電気光学素子に上記 電流を流すための第1の配線と、上記第1の配線から上記電気光学素子に上記電 流を流す経路に上記電気光学素子と直列に挿入されるとともに導通抵抗の制御端 子を有する第1のアクティブ素子と、上記経路に上記電気光学素子および上記第 1のアクティブ素子と直列に挿入されるとともに導通/遮断用の制御端子を有す る第2のアクティブ素子と、電荷を蓄積し、蓄積した電荷に応じた電圧を上記第 1のアクティブ素子の導通抵抗の制御電圧として上記第1のアクティブ素子の制 御端子に印加する電荷保持手段と、上記電荷保持手段に対する電荷供給経路上に 挿入されるとともに導通/遮断用の制御端子を有し、遮断によって上記電荷保持 手段に蓄積した電荷を保持させる第3のアクティブ素子と、上記第2のアクティ ブ素子の制御端子に導通/遮断用の制御電圧を印加する第2の配線と、上記第3 のアクティブ素子の制御端子に導通/遮断用の制御電圧を印加する第3の配線と 、上記第1のアクティブ素子と上記第2のアクティブ素子との接続点と上記第2 の配線との間に接続されるとともに、上記第3の配線に接続される導通/遮断用 の制御端子を有する第4のアクティブ素子とが配置されていることを特徴として いる。

[0031]

上記の発明によれば、各画素において、第2および第3の配線からの制御端子への制御電圧印加により第3および第4のアクティブ素子を導通させると、第1の配線から第1のアクティブ素子に所定の値の電流を流すことが可能な状態となる。このとき、電荷保持手段に上記値の電流に対応した電荷が蓄積されるようにし、この後、第3の配線からの制御電圧印加により第3のアクティブ素子を遮断すれば、上記値の電流が第1のアクティブ素子に流れるような制御電圧が第1のアクティブ素子の制御端子に印加されるように、電荷保持手段が電荷を保持する。従って、これにより電気光学素子に流す電流の値を設定することができる。

[0032]

そして、第3のアクティブ素子の遮断期間には、第4のアクティブ素子をも遮断することにより、例えば同一の第1配線につながる別の画素において電気光学素子に流す電流の値を設定することができる。このようにして各画素に電気光学素子の電流の値を設定し、次いで第2のアクティブ素子を導通させれば、設定した値の電流で電気光学素子を駆動することができる。

[0033]

上記の構成では、アクティブ素子は1画素につき4個、コンデンサなどの電荷保持手段が1個、さらに配線が3本あればよく、また、第2および第3の配線は、カラー表示装置の場合にRGB各画素に共通に設けることができる。従って、4個のTFT素子、1個のコンデンサ、1本の電源配線、1本のソース配線、および1本のゲート配線を備えた従来の4TFT画素回路構成では、カラー表示装置の場合にRGB各画素に対してゲート配線の共通化はできてもソース配線がそれぞれに必要であったが、本発明ではこのソース配線が不要であることから、透明電極の面積を大きくとることができる。

[0034]

この結果、電気光学素子に設定した値の電流を流す画素回路構成の表示装置に おいて、より広い面積を透明電極に割り当てることのできる表示装置を提供する ことができる。またこれにより、例えば同一の表示輝度を得るために必要な有機 EL素子の発光輝度を低下させることができ、その輝度寿命を改善される。

[0035]

さらに本発明の表示装置は、上記課題を解決するために、上記第1の配線には 電流源回路と電圧源回路とが切り替え可能に接続されることを特徴としている。

[0036]

上記の発明によれば、各画素に電気光学素子の電流の値を設定するときには第 1 の配線に電流源回路を接続してこの電流源回路からの電流で電気光学素子の電流の値を設定し、電気光学素子の電流の値を設定した後に第 1 の配線に電圧源回路を切り替え接続してこの電圧源回路からの印加電圧により、第 2 のアクティブ素子が導通状態である期間に、他の画素の電気光学素子の駆動状態に関わらずに、電気光学素子を設定した値の電流で駆動することができる。

[0037]

さらに本発明の表示装置は、上記課題を解決するために、上記電流源回路を上記第1の配線に接続して各画素に上記電気光学素子に流す電流の値を設定する第1の動作を行った後、上記電圧源回路を上記第1の配線に接続して各画素の上記電気光学素子に上記第1の動作で設定した値の電流を流す第2の動作を行うことを特徴としている。

[0038]

上記の発明によれば、第1の動作により電流源回路からの電流で各画素に電気 光学素子の電流の値を設定することができ、その後、第2の動作により、第1の 動作で設定された値の電流を電圧源回路から電気光学素子に流して電気光学素子 を駆動することができる。

[0039]

さらに本発明の表示装置は、上記課題を解決するために、上記電流源回路が出力することのできる電流値は複数通りあり、上記第1の動作を行うとともに上記第1の動作の後に上記第2の動作を行うことを、所定期間に複数回行うことを特徴としている。

[0040]

上記の発明によれば、第1の動作によって各画素に設定することのできる電気 光学素子の電流値の種類、すなわち電流源回路から出力できる電流値の種類が、 設定した階調数より少ない状態に制限されるような場合があっても、次のように して多階調表示を行うことができる。すなわち、第1の動作を行うとともに第1の動作の後に第2の動作を行うことを、所定期間に複数回行う。これは、所定期間内に複数回、電流設定動作+発光動作を行うことに等しい。これにより、所定期間に電気光学素子に電流が流された期間の長さの総和に応じて、電流源回路の電流値の数以上に細かい階調表示を確保することができる。

[0041]

特に、第1の配線に接続される電流源回路がTFT等で作られている場合には、電流源回路から出力することのできる電流値の数に制限がある、すなわち出力電流値の数がゼロを含めて2以上のある整数値に制限される場合が多いので、本発明の階調表示が有効である。

[0042]

さらに、本発明の表示装置は、上記課題を解決するために、電気光学素子を備える各画素に上記電気光学素子に流す電流の値を設定して、上記電気光学素子を上記電流で駆動する表示装置において、上記各画素には、上記電気光学素子に上記電流を流すための第1番配線と、上記第1番配線から上記電気光学素子に上記電流を流す経路に上記電気光学素子と直列に挿入されるとともに導通抵抗の制御端子を有する第1番アクティブ素子と、電荷を蓄積し、蓄積した電荷に応じた電圧を上記第1番アクティブ素子の導通抵抗の制御電圧として上記第1番アクティブ素子の導通抵抗の制御電圧として上記第1番アクティブ素子の削御端子に印加する電荷保持手段と、上記電荷保持手段に対する電荷供給経路上に挿入されるとともに導通/遮断用の制御端子を有し、遮断によって上記電荷保持手段に蓄積した電荷を保持させる第2番アクティブ素子と、上記第2番アクティブ素子の制御端子に導通/遮断用の制御電圧を印加する第2番配線と、上記電荷保持手段の蓄積した電荷に応じた電圧に含まれる基準電圧分を上記電荷保持手段に与える第3番配線とが配置されていることを特徴としている。

[0043]

上記の発明によれば、各画素において、第2番配線から第2番アクティブ素子の制御端子への制御電圧印加により第2番アクティブ素子を導通させると、電荷保持手段に対する電荷供給経路が電荷供給可能な状態となる。電荷保持手段は電荷を蓄積し、蓄積した電荷に応じた電圧を第1番アクティブ素子の導通抵抗の制

御電圧として第1番アクティブ素子の制御端子に与える。このとき、第1番配線から第1番アクティブ素子を介して電気光学素子に所定の電流を流せば、この所定の電流に対応した電荷を電荷保持手段が蓄積する。そして、第2番配線からの制御電圧印加により第2番アクティブ素子を遮断すれば、電荷保持手段は上記電荷を保持する。従って、これにより電気光学素子に流す電流の値を設定することができる。

[0044]

ここで、第3番配線は、電荷保持手段の蓄積した電荷に応じた電圧に含まれる 基準電圧分を電荷保持手段に与えているが、この基準電圧分を適切に変えれば、 電荷保持手段が上記電荷を保持した状態で第1番アクティブ素子の導通抵抗を遮 断相当のものとし、電気光学素子へ流れる電流を遮断することができる。この遮 断期間には、例えば同一の第1番配線につながる別の画素において電気光学素子 に流す電流の値を設定することができる。このようにして各画素に電気光学素子 の電流の値を設定し、第2番アクティブ素子を遮断したままで、第3番配線が与 える基準電圧分を、先に電荷保持手段への電荷供給経路を電荷供給可能な状態と したときの値に戻せば、設定した値の電流で電気光学素子を駆動することができ る。

[0045]

上記の構成では、アクティブ素子は1画素につき2個、コンデンサなどの電荷保持手段が1個、さらに配線が3本あればよく、また、第2番および第3番配線は、カラー表示装置の場合にRGB各画素に共通に設けることができる。従って、4個のTFT素子、1個のコンデンサ、1本の電源配線、1本のソース配線、および1本のゲート配線を備えた従来の4TFT画素回路構成よりもアクティブ素子が2つ少なくて済むことから、透明電極の面積を大きくとることができる。さらに、従来の4TFT画素回路構成ではカラー表示装置の場合にRGB各画素に対してゲート配線の共通化はできてもソース配線がそれぞれに必要であったが、本発明ではこのソース配線が不要であることから、さらに透明電極の面積を大きくとることができる。

[0046]

この結果、電気光学素子に設定した値の電流を流す画素回路構成の表示装置に おいて、より広い面積を透明電極に割り当てることのできる表示装置を提供する ことができる。またこれにより、例えば同一の表示輝度を得るために必要な有機 EL素子の発光輝度を低下させることができ、その輝度寿命を改善される。

[0047]

また、本発明の表示装置は、上記課題を解決するために、電気光学素子を備える各画素に上記電気光学素子に流す電流の値を設定して、上記電気光学素子に上記電流で駆動する表示装置において、上記各画素には、上記電気光学素子に上記電流を流すための配線が配置されており、上記配線から上記電気光学素子に上記電流を流す経路に、導通抵抗の制御端子を有するアクティブ素子が、上記電気光学素子と直列に挿入されるとともに、電荷を蓄積し、蓄積した電荷に応じた電圧を上記アクティブ素子の導通抵抗の制御電圧として上記アクティブ素子の制御端子に印加する電荷保持手段とが配置され、上記電流を上記画素の回路に記憶させるために上記アクティブ素子に上記電流を流して上記電荷保持手段に上記電流に応じた電荷を蓄積させる第1の動作を行うために、上記配線に定電流を出力する電流源回路と、上記第1の動作の後に、上記回路に記憶させた上記電流を上記アクティブ素子を介して上記電気光学素子に流す第2の動作を行うために上記配線に定電圧を出力する電圧源回路とが、上記配線に切り替え可能に接続されていることを特徴としている。

$[0\ 0\ 4\ 8]$

上記の発明によれば、配線に電流源回路を接続してアクティブ素子に定電流を流せば、アクティブ素子の制御端子に接続された電荷保持手段は、上記定電流がアクティブ素子に流れるような制御電圧がアクティブ素子の制御端子に印加されるように電荷を蓄積する。従って、上記定電流を電気光学素子に流す電流として設定すれば、第1の動作によって、画素の回路が上記電流を記憶するために、アクティブ素子に流れる定電流に応じた電荷を電荷保持手段が蓄積するので、画素に電気光学素子に流す電流の値を設定することができる。次いで、配線に接続する電源回路を電流源回路から電圧源回路に切り替えれば、第2の動作によって、第1の動作の後に、画素の回路に記憶させた上記電流がアクティブ素子を介して

電気光学素子に流れるので、設定した値の電流で電気光学素子を駆動することができる。

[0049]

このように、従来は各画素の回路ごとにそれぞれ1本ずつ必要であった電源配線とソース配線とを、上記配線によって共通化しており、配線数を抑えることができるので、この構成は、透明電極の面積を大きくとる上で有用である。

[0050]

この結果、電気光学素子に設定した値の電流を流す画素回路構成の表示装置に おいて、より広い面積を透明電極に割り当てることのできる表示装置を提供する ことができる。特にスイッチング素子を配置した基板側より発光を取り出す構成 、すなわちボトムエミッション構造において、透明電極の面積を拡大することが 期待できる。

[0051]

【発明の実施の形態】

以下、種々の実施の形態を挙げて本発明の詳細な説明を行う。

[0052]

本発明に用いられる各スイッチング素子は低温ポリシリコンTFTやCGシリコンTFTなどで構成できるが、以下の実施の形態ではCGシリコンTFTを用いることとする。

[0053]

なお、このCGシリコンTFTの構成に関しては、非特許文献4等で発表されているので、ここではその詳細な説明は省略する。

[0054]

また、CGシリコンTFTプロセスに関しては、非特許文献5等で発表されているので、ここではその詳細な説明は省略する。

[0055]

また、以下の実施の形態で用いる電気光学素子である有機EL素子の構成についても、非特許文献6等で発表されているので、ここではその詳細な説明は省略する。

[0056]

〔実施の形態1〕

本発明の一実施の形態について図1ないし図4に基づいて説明すれば以下の通りである。

[0057]

図1に、本実施の形態に係る表示装置の画素回路Aij(1)を示す。画素回路Aij(1)は画素1つ分を示し、RGBの各画素があればその1つ分を示す。

[0058]

画素回路Aij(1)には、電流駆動型の有機EL素子EL1、p型のTFT素子Q1・Q3、n型のTFT素子Q2、コンデンサC1、ゲート配線Gi(1)、ソース配線兼電源配線(以降、電源配線と記す)PW(1)、および制御配線Ei(1)が配置されている。

[0059]

電源配線(第1の配線、配線)PW(1)にTFT素子(第1のアクティブ素子、アクティブ素子)Q1とコンデンサ(電荷保持手段)C1とが接続されている。コンデンサC1はTFT素子Q1のゲート端子とソース端子との間に接続されている。そのTFT素子Q1に直列に、TFT素子(第2のアクティブ素子)Q3と有機EL素子(電気光学素子)EL1とが、TFT素子Q3をTFT素子Q1側として接続されている。TFT素子Q3のゲート端子は制御配線(第2の配線)Ei(1)に接続されている。有機EL素子EL1は、陽極がTFT素子Q3側となるように接続されている。

[0060]

また、TFT素子Q1のゲート端子と、TFT素子Q1とTFT素子Q3との接続点との間に、TFT素子(第3のアクティブ素子)Q2が接続されている。このTFT素子Q2のゲート端子はゲート配線(第3の配線)Gi(1)に接続されている。

[0061]

本実施の形態に係る表示装置は、各画素に、上記各素子および配線を用いて有

機EL素子EL1に流す電流の値を設定し、有機EL素子EL1を上記値の電流で駆動するものである。電源配線PW(1)は、有機EL素子EL1に電流を流すための配線である。従って、上述の内容から分かるように、TFT素子Q1は、電源配線PW(1)から有機EL素子EL1に上記電流を流す経路に有機EL素子EL1と直列に挿入されており、そのゲートが導通抵抗の制御端子である。ゲートに印加される電圧がロー側であるほど導通抵抗は小さく、ハイ側であるほど導通抵抗は大きくなる。また、TFT素子Q3は上記経路に有機EL素子EL1およびTFT素子Q1と直列に挿入されたスイッチング素子であり、そのゲート端子が導通/遮断用の制御端子である。ゲート端子にローの電圧が印加されるときに導通し、ハイの電圧が印加されるときに遮断される。

[0062]

そしてコンデンサC1は、蓄積した電荷に応じた電圧をTFT素子Q1の導通抵抗の制御電圧としてTFT素子Q1のゲート端子に印加する。TFT素子Q2は、コンデンサC1に対する電荷供給経路上に挿入されるスイッチング素子であり、そのゲート端子が導通/遮断用の制御端子である。ゲート端子にハイの電圧が印加されるときに導通し、ローの電圧が印加されるときに遮断される。導通している間はコンデンサC1への電荷供給を可能にし、遮断している間はコンデンサC1に蓄積した電荷を保持させる。

[0063]

また、制御配線Ei(1)およびゲート配線Gi(1)は、各画素内で電源配線PW(1)と直交しており、制御配線Ei(1)はTFT素子Q3のスイッチング状態を決める電圧(導通/遮断用の制御電圧)をTFT素子Q3のゲート端子に印加し、ゲート配線Gi(1)はTFT素子Q2のスイッチング状態を決める電圧(導通/遮断用の制御電圧)をTFT素子Q2のゲート端子に印加する。

$[0\ 0\ 6\ 4]$

この画素回路Aij(1)を $m \times n$ のマトリックス状に配置することで表示装置を形成することができるが、図2には、説明を簡単にするために、画素回路Aij(1)が 3×2 配置された表示装置 1 2 を図示する。

[0065]

[0066]

ソースドライバ回路1は、電流源回路2およびスイッチ素子3・4を備えている。スイッチ素子3はn型のTFTであり、スイッチ素子4はp型のTFTである。ソースドライバ回路1では各電源配線PW(1)がスイッチ素子3・4に接続され、いずれのスイッチ素子が導通状態になるかはゲートドライバ回路5より制御配線Timに出力される電圧により制御される。制御配線Timは各スイッチ素子3・4のゲート端子に接続されている。制御配線Timにハイの電圧が出力されるとスイッチ素子3は導通するとともにスイッチ素子4は遮断され、制御配線Timにローの電圧が出力されるとスイッチ素子3は遮断されるとともにスイッチ素子4は導通する。

[0067]

また、スイッチ素子3のそれぞれには電流源回路2が個別に接続されており、スイッチ素子3が導通すると電源配線PW(1)が電流源回路2に接続される。電流源回路2は図示しないデータ配線および制御配線により制御され、複数の電流値を出力することが可能である。ここでは、複数の電流値の一例として、ゼロとその他の1つの値との2通りを取ることができるものとする。さらに、スイッチ素子4のそれぞれは共通の電圧源回路6に接続されており、スイッチ素子4が導通すると電源配線PW(1)が電圧源回路6に接続される。このように、電源配線PW(1)には、電流源回路2と電圧源回路6とが切り替え接続されるようになっている。

[0068]

次に、この表示装置12の駆動方法を図3を用いて説明する。なお、図3では、ゲート配線Gi(1)が2本だけでは動作が判りにくいので、ゲート配線Gi(1)が6本である場合を図示している。

[0069]

同図では、横軸が時間を示し、縦軸が各配線の電圧を示す。

[0070]

[0071]

この間、電流源回路 2 から電源配線 PW(1)を介して画素回路 A 1 $\mathbf{j} \sim$ A 6 \mathbf{j} に、それぞれの第 1 ビットに対応した電流が供給される。このとき、ゲート配線 G 1(1)~G 6(1)のそれぞれは、図示されるように対応するタイミングで順次 1 t 期間ずつハイ状態となり、制御配線 E 1(1)~E 6(1)のそれぞれは、図示されるように対応するタイミングで順次 1 t 期間ずつロー状態となる。各ゲート配線 G i(1)がハイ状態となるときに、各制御配線 E i(1)がロー状態になり、各ゲート配線 G i(1)がロー状態となるときに、各制御配線 E i(1)がハイ状態になる。

[0072]

この各ゲート配線Gi(1)がハイ状態で各制御配線Ei(1)がロー状態であるとき、図1の画素回路Ai j(1)ではTFT素子Q2とTFT素子Q3とが導通状態となり、電流源回路2より供給された電流は電源配線PW(1)とTFT素子Q1とTFT素子Q3とを通って、有機EL素子EL1に流れ込む。

[0073]

このとき、TFT素子Q1のゲート・ソース間電圧は、与えられた値の電流を TFT素子Q1が通すように設定される。これは、TFT素子Q1のゲート電位 が低いとき(ゲート・ソース間電圧が大きいとき)、より多くの電流を流してし まうので、電源配線PW(1)の電位(ソース電位)が下がり、TFT素子Q1のゲート・ソース間電圧が電流源回路2より供給された電流を流すよう調整されるからである。また、これは、TFT素子Q1のゲート電位が高いとき(ゲート・ソース間電圧が低いとき)、余り電流が流れないので、電源配線PW(1)の電位(ソース電位)が上がって、TFT素子Q1のゲート・ソース間電圧が電流源回路2より供給された電流を流すよう調整されるからである。TFT素子Q1のゲート・ソース間電圧はコンデンサC1の端子間電圧として設定される。

[0074]

また、同時に同一列の2つの画素回路Aij(1)へ電流源回路2より電流が流れないよう、選択されていない画素回路Aij(1)の各ゲート配線Gi(1)はロー状態となり、各制御配線Ei(1)はハイ状態となっている。これにより、同一列に設けられている各画素回路Aij(1)への電流値設定を可能にしている。電流の値の設定が終了すると、その画素のゲート配線Gi(1)はロー状態となり、制御配線Ei(1)はハイ状態となる。このとき、TFT素子Q2・Q3はともに遮断される。これにより、コンデンサC1は端子間電圧を保持する。

[0075]

このように、第1フィールド期間の期間0~8 t において各画素回路A i j (1) のゲート配線G i (1) がハイ状態で制御配線E i (1) がロー状態となる期間は、電流源回路2 を電源配線PW (1) に接続して各画素に有機EL素子EL1に流す電流の値を設定する第1の動作を行う期間となっている。第1の動作は、有機EL素子EL1に流す電流を各画素回路A i j (1) に記憶させるために、TFT素子Q1に上記電流を流してコンデンサC1に上記電流に応じた電荷を蓄積させる動作でもある。

[0076]

そして、第1フィールド期間の期間 8 t では制御配線 T i mがロー状態となり、図2の電源配線 PW(1)は電圧源回路 6 に接続される。このとき、各画素回路 A i j(1)のゲート配線 G i(1)はロー状態のままで制御配線 E i(1)が一斉にロー状態となり、電圧源回路 6 より、各画素回路 A i j(1)のT F T

素子Q1に設定された値の電流が、有機EL素子EL1に流れる。このとき、TFT素子Q2は遮断状態のままであり、TFT素子Q3は導通状態となる。またこのとき、各画素の有機EL素子EL1には、その他の画素の有機EL素子EL1の駆動状態、すなわち電流を流すか否かに関わらず、設定された値の電流が流れる。

[0077]

このように、第1フィールド期間の期間8tは、電圧源回路6を電源配線PW (1)に接続して各画素の有機EL素子EL1に上記第1の動作で設定した値の電流を流す第2の動作を行う期間となっている。第2の動作は、第1の動作の後に、各画素回路Aij(1)に記憶させた電流をTFT素子Q1を介して有機EL素子EL1に流す動作でもある。

[0078]

次に、第2フィールド期間となり、期間9t~16tに渡り制御配線Timがハイ状態となり、図2の電源配線PW(1)は電流源回路2に接続される。この間、電流源回路2から電源配線PW(1)を介して画素回路A1j~A6jに、それぞれの第2ビットに対応した電流が供給される。このとき、ゲート配線G1(1)~G6(1)のそれぞれは、図示されるように対応するタイミングで順次1t期間ずつハイ状態となり、制御配線E1(1)~E6(1)のそれぞれは、図示されるように対応するタイミングで順次1t期間ずつロー状態となる。各ゲート配線Gi(1)がハイ状態となるときに、各制御配線Ei(1)がロー状態になり、各ゲート配線Gi(1)がロー状態となるときに、各制御配線Ei(1)がハイ状態になる。

[0079]

このように、第2フィールド期間の期間 9 t \sim 1 6 t において各画素回路 A i j (1) のゲート配線 G i (1) がハイ状態で制御配線 E i (1) がロー状態となる期間は、電流源回路 2 を電源配線 PW (1) に接続して各画素に有機 E L 素子 E L 1 に流す電流の値を設定する第1 の動作を行う期間となっている。

[0080]

そして、第2フィールド期間の期間17t~19tに渡り制御配線Timがロ

一状態となり、図2の電源配線PW(1)は電圧源回路6に接続される。このとき、各画素回路Aij(1)のゲート配線Gi(1)はロー状態のままで制御配線Ei(1)が一斉にロー状態となり、電圧源回路6より、各画素回路Aij(1)のTFT素子Q1に設定された値の電流が、有機EL素子EL1に流れる。またこのとき、各画素の有機EL素子EL1には、その他の画素の有機EL素子EL1の駆動状態、すなわち電流を流すか否かに関わらず、設定された値の電流が流れる。

[0081]

このように、第2フィールド期間の期間17t~19tは、電圧源回路68e電源配線PW(1)に接続して各画素の有機EL素子EL1に上記第1の動作で設定した値の電流を流す第2の動作を行う期間となっている。

[0082]

最後に、第3フィールド期間となり、期間20 t \sim 27 t に渡り制御配線Timがハイ状態となり、図2の電源配線PW(1)は電流源回路2に接続される。この間、電流源回路2から電源配線PW(1)を介して画素回路A1j \sim A6jに、それぞれの第3ビットに対応した電流が供給される。このとき、ゲート配線G1(1) \sim G6(1)のそれぞれは、図示されるように対応するタイミングで順次1 t 期間ずつハイ状態となり、制御配線E1(1) \sim E6(1)のそれぞれは、図示されるように対応するタイミングで順次1 t 期間ずつロー状態となる。各ゲート配線Gi(1)がハイ状態となるときに、各制御配線Ei(1)がロー状態になり、各ゲート配線Gi(1)がロー状態となるときに、各制御配線Ei(1)がハイ状態になる。

[0083]

このように、第3フィールド期間の期間20 t \sim 27 t において各画素回路A i j (1)のゲート配線G i (1)がハイ状態で制御配線E i (1)がロー状態となる期間は、電流源回路2を電源配線PW(1)に接続して各画素に有機EL素子EL1に流す電流の値を設定する第1の動作を行う期間となっている。

[0084]

そして、第3フィールド期間の期間28t~34tに渡り制御配線Timがロ

一状態となり、図2の電源配線PW(1)は電圧源回路6に接続される。このとき、各画素回路Aij(1)のゲート配線Gi(1)はロー状態のままで制御配線Ei(1)が一斉にロー状態となり、電圧源回路6より、各画素回路Aij(1)のTFT素子Q1に設定された値の電流が、有機EL素子EL1に流れる。またこのとき、各画素の有機EL素子EL1には、その他の画素の有機EL素子EL1の駆動状態、すなわち電流を流すか否かに関わらず、設定された値の電流が流れる。

[0085]

このように、第3フィールド期間の期間 2 8 t \sim 3 4 t は、電圧源回路 6 e電源配線 P W (1) に接続して各画素の有機 E L 素子 E L 1 に上記第1 の動作で設定した値の電流を流す第2 の動作を行う期間となっている。

[0086]

なお、上記駆動方法では、各画素回路Aij(1)の制御配線Ei(1)を一斉にロー状態とする期間の比率、すなわち第2の動作を行う期間の比率は1:3:7であるが、既に第1の動作においてTFT素子Q1のゲート・ソース間電圧を設定するために各画素回路Aij(1)の有機EL素子EL1が1t期間だけ表示に使われているので、実質的な表示期間の比率は、2:4:8となり各ビットの重み1:2:4に対応する。

[0087]

前述の図1に示すように本実施の形態に係る画素回路Aij(1)では、1画素(=1ドット)は、有機EL素子EL1(陽極電極たるITO電極)を備える他、1本の電源配線PW(1)と、1本のゲート配線Gi(1)および1本の制御配線Ei(1)と(すなわちゲート配線2本と)、3個のTFT素子と、1個のコンデンサC1とが配置されている。この為、TFT特性のバラツキを電源配線PWから供給する均一な値の電流により補償し、設定された値の電流を有機EL素子EL1へ流すことができる。そして、従来技術に示した図14や図15の4TFT画素回路構成に比べてTFT素子が1つ少ないことから、ITO面積を広く取ることができる。従って、同一の表示輝度を得るのに必要な有機EL素子EL1の発光輝度は低くて済むので、その分有機EL素子EL1の発光輝度を下

げ、有機EL素子EL1の長寿命化を図ることができる。

[0088]

また、従来技術に対して増加したゲート配線である制御配線Ei(1)は、図4に示すようにゲート配線Gi(1)とともにRGB各ドットを共通に横切る。従って、従来技術の図14や図15では、TFT領域7やゲート配線Giの領域の他に、ソース配線Sjの為に発光に使えなかった画素エリア(RGB各1ドットで1画素を形成する)が図16のように、

画素長×(ソース配線幅 Y $[\mu m]$ +プロセス上の抜き P $[\mu m]$) × 3 であったのに対し、本実施の形態に係る画素回路 A i j (1) の構成では、電源配線 P W (1) が電源配線とソース配線とを兼ねるため、従来の画素回路におけるソース配線が不要となり、図 4 のように、

[0089]

また、その結果、各RGBドット辺りのドット幅を広く取ることができる。これは、インクジェットプロセスなどのバンクを形成して、RGB各色の液滴を打ち込むプロセスに置いて、標的となる穴の形状を円形に近づけるので好ましい。

[0090]

以上のように、本実施の形態に係る表示装置によれば、有機EL素子EL1に設定した値の電流を流す画素回路構成を備えながら、より広い面積を透明電極に割り当てることができ、特にスイッチング素子を配置した基板側より発光を取り出す構成、すなわちボトムエミッション構成の画素回路において、透明電極の面積を拡大する効果が大きい。

[0091]

また、従来は各画素の回路ごとにそれぞれ1本ずつ必要であった電源配線とソ

ース配線とを、本実施の形態では電源配線PW(1)によって共通化しており、 配線数を抑えることができるので、この構成は、透明電極の面積を大きくとる上 で有用である。これによって、有機EL素子EL1に設定した値の電流を流す画 素回路構成を備えながら、より広い面積を透明電極に割り当てることができる表 示装置を提供することができる。特にボトムエミッション構造において、透明電 極の面積を拡大することが期待できる。

[0092]

また、有機EL素子は流れる電流の大きさによってその明るさが変わるため, 例えば、1出力からの電流のレベルが256段階に分かれていれば、256階調 の表示を行うことができる。従って、単純には、設定した階調数を表現するのに 、階調数と同じ個数の電流値を用いることが考えられる。しかし、実際には微小 な電流を扱うため、特に電流源回路をTFT素子で構成している場合などには技 術的な問題から達成できる電流値の数が階調数よりも少なくなることがある。ま た、最低でも発光素子が光っている状態と光っていない状態とに分ける場合には 、電流値はゼロを含めて2つ以上必要になる。こうした制約の中で所定の階調数 を得るためには、例えば足りない電流値の数を補うように所定期間内に複数回発 光動作を繰り返し、その回数と発光時間とを掛け合わせることでビット数に対応 する重みをつけて階調を表現する時間分割法を用いることが考えられる。よって 、電流源回路2は、階調を表現するために、最低でも電流値を2以上の複数の値 を持つようにし、本実施の形態では少なくとも発光と非発光とに分けるためにゼ 口の場合を含めて2以上の複数の値を持つようにしている。発光回数と共に電流 値を複数の値に設定することにより、回路の設計および素子の駆動条件設定が容 易になる利点が生じる。

[0093]

これに従って、前述の例では多階調表示を行うようにしている。すなわち、図3において第1~第3フィールド期間を設けたように、第1の動作を行うとともに第1の動作の後に第2の動作を行うことを、1フレーム期間という所定期間に複数回行う。これは、1フレーム期間内に複数回(上記例では3回)、電流設定動作+発光動作を行うことに等しい。前述した1:2:4といった比率の期間を

組み合わせることにより、1フレーム期間に有機EL素子EL1に電流が流された期間の長さの総和を変えることができるので、この総和に応じて、電流源回路2の電流値の数以上に細かい階調表示を確保することができる。例えば1:2:4では8階調表示を行うことができる。

[0094]

特に、電源配線PW(1)に接続される電流源回路2がTFT等で作られている場合には、電流源回路2から出力することのできる電流値の数に制限がある、すなわち出力電流値の数がゼロを含めて2以上のある整数値に制限される場合が多いので、上述した階調表示が有効である。

[0095]

なお、本実施の形態では表示装置として有機ELディスプレイを例に挙げたが、FED(Field Emission Display)などの表示装置として実現することもできる。

[0096]

[実施の形態2]

本発明の他の実施の形態について図5および図6を用いて説明すれば以下の通りである。なお、前記実施の形態1で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。

[0097]

図5に、本実施の形態に係る表示装置の画素回路Aij(2)を示す。画素回路Aij(2)は画素1つ分を示し、RGBの各画素があればその1つ分を示す。

[0098]

画素回路Aij(2)には、電流駆動型の有機EL素子EL2、n型のTFT素子Q4・Q5、p型のTFT素子Q6、コンデンサC2、ゲート配線Gi(2)、電源配線PW(2)、および制御配線Ei(2)が配置されている。

[0099]

電源配線(第1の配線、配線)PW(2)にTFT素子(第2のアクティブ素子)Q6が接続されている。TFT素子Q6のゲート端子はゲート配線(第2の

配線)Gi(2)に接続されている。また、TFT素子Q6の電源配線PW(2)との接続点と反対側に、TFT素子(第1のアクティブ素子、アクティブ素子)Q4と有機EL素子EL1とが、TFT素子Q4をTFT素子Q6側として直列に接続されている。有機EL素子EL2の陽極はTFT素子Q4側となっている。

[0100]

コンデンサ(電荷保持手段)C2はTFT素子Q4のゲート端子とソース端子との間に接続されている。TFT素子(第3のアクティブ素子)Q5はTFT素子Q4のドレイン端子とゲート端子との間に接続されている。TFT素子Q5のゲート端子は制御配線(第3の配線)Eiに接続されている。

[0101]

本実施の形態に係る表示装置は、各画素に、上記各素子および配線を用いて有機EL素子EL2に流す電流の値を設定し、有機EL素子EL2を上記値の電流で駆動するものである。電源配線PW(2)は、有機EL素子EL2に電流を流すための配線である。従って、上述の内容から分かるように、TFT素子Q4は、電源配線PW(2)から有機EL素子EL2に上記電流を流す経路に有機EL素子EL2と直列に挿入されており、そのゲート端子が導通抵抗の制御端子である。ゲート端子に印加される電圧がハイ側であるほど導通抵抗は小さく、ロー側であるほど導通抵抗は大きくなる。また、TFT素子Q6は上記経路に有機EL素子EL2およびTFT素子Q4と直列に挿入されたスイッチング素子であり、そのゲート端子が導通/遮断用の制御端子である。ゲート端子にローの電圧が印加されるときに遮断される。

[0102]

そしてコンデンサC2は、蓄積した電荷に応じた電圧をTFT素子Q4の導通抵抗の制御電圧としてTFT素子Q4のゲート・ソース間に印加する。TFT素子Q5は、コンデンサC2に対する電荷供給経路上に挿入されるスイッチング素子であり、そのゲート端子が導通/遮断用の制御端子である。ゲート端子にハイの電圧が印加されるときに導通し、ローの電圧が印加されるときに遮断される。導通している間はコンデンサC2への電荷供給を可能にし、遮断されている間は

コンデンサC2に蓄積した電荷を保持させる。

[0103]

また、制御配線Ei(2)およびゲート配線Gi(2)は、各画素内で電源配線PW(2)と直交しており、制御配線Ei(2)はTFT素子Q5のスイッチング状態を決める電圧(導通/遮断用の制御電圧)をTFT素子Q5のゲート端子に印加し、ゲート配線Gi(2)はTFT素子Q6のスイッチング状態を決める電圧(導通/遮断用の制御電圧)をTFT素子Q6のゲート端子に印加する。

[0104]

上記構成の画素回路Aij(2)も、実施の形態1で述べた図2の構成のようにm×nのマトリックスをなして表示装置を構成する。このような構成の表示装置の動作を図6を用いて説明する。図6は実施の形態1の図3に対応させて図示してある。

[0105]

17レーム期間や第1~第37ィールド期間、第1の動作および第2の動作の期間の設定は図3の場合と同じである。異なるところは、ゲート配線Gi(2)の電圧状態と制御配線Ei(2)の電圧状態とが、実施の形態1のゲート配線Gi(1)の電圧状態と制御配線Ei(1)の電圧状態とを入れ替えたものとなっていることである。このように電圧状態の入れ替わりはあるが、TFT素子Q4、TFT素子Q5、TFT素子Q6、TFT表子Q7、TFT表子Q7、TFT表子Q8、TFT表子Q9、TFT表子Q1、TFT表子Q1、TFT表子Q2、TFT表子Q3、TFT

[0106]

本実施の形態に係る画素回路Aij(2)では、1 画素(=1 ドット)は、有機EL素子EL2(陽極電極たるITO電極)を備える他、1 本の電源配線PW(2)と、1 本のゲート配線Gi(2)と1 本の制御配線Ei(2)と(すなわちゲート配線2 本)、3 個のTFT素子と、1 個のコンデンサC2とが配置されている。従って、実施の形態1と同様に、透明電極の面積を広く取ることができる。また、その他の効果が実施の形態1と同様に得られることは明らかである。

[0107]

[実施の形態3]

本発明のさらに他の実施の形態について図7および図8に基づいて説明すれば 以下の通りである。なお、前記実施の形態1および2で述べた構成要素と同一の 機能を有する構成要素については同一の符号を付し、その説明を省略する。

[0108]

図7に、本実施の形態に係る表示装置の画素回路Aij(3)を示す。画素回路Aij(3)は画素1つ分を示し、RGBの各画素があればその1つ分を示す。

[0109]

画素回路Aij(3)には、電流駆動型の有機EL素子EL3、p型のTFT素子Q7・Q9、n型のTFT素子Q8、コンデンサC3、ゲート配線Gi(3)、電源配線PW(3)、および制御配線Ei(3)が配置されている。

$[0\ 1\ 1\ 0]$

電源配線(第1の配線、配線)PW(3)にTFT素子(第2のアクティブ素子)Q9が接続されている。TFT素子Q9のゲートは制御配線(第2の配線)Ei(3)に接続されている。また、TFT素子Q9の電源配線PW(3)との接続点と反対側に、TFT素子(第1のアクティブ素子、アクティブ素子)Q7と有機EL素子EL3とが、TFT素子Q7をTFT素子Q9側として直列に接続されている。有機EL素子EL3の陰極はTFT素子Q7側となっている。

[0111]

コンデンサ(電荷保持手段)C3はTFT素子Q7のゲート端子とソース端子 との間に接続されている。TFT素子(第3のアクティブ素子)Q8はTFT素 子Q7のドレイン端子とゲート端子との間に接続されている。TFT素子Q8の ゲート端子はゲート配線(第3の配線)Gi(3)に接続されている。

[0112]

本実施の形態に係る表示装置は、各画素に、上記各素子および配線を用いて有機EL素子EL3に流す電流の値を設定し、有機EL素子EL3を上記値の電流で駆動するものである。電源配線PW(3)は、有機EL素子EL3に電流を流すための配線である。なお、電源配線PW(3)において電流が流れる向きは、

[0113]

そしてコンデンサC3は、蓄積した電荷に応じた電圧をTFT素子Q7の導通抵抗の制御電圧としてTFT素子Q7のゲート・ソース間に印加する。TFT素子Q8は、コンデンサC3に対する電荷供給経路上に挿入されるスイッチング素子であり、そのゲート端子が導通/遮断用の制御端子である。ゲート端子にハイの電圧が印加されるときに導通し、ローの電圧が印加されるときに遮断される。導通している間はコンデンサC3への電荷供給を可能にし、遮断されている間はコンデンサC3に蓄積した電荷を保持させる。

[0114]

また、制御配線Ei(3)およびゲート配線Gi(3)は、各画素内で電源配線PW(3)と直交しており、制御配線Ei(3)はTFT素子Q9のスイッチング状態を決める電圧(導通/遮断用の制御電圧)をTFT素子Q9のゲート端子に印加し、ゲート配線Gi(3)はTFT素子Q8のスイッチング状態を決める電圧(導通/遮断用の制御電圧)をTFT素子Q8のゲート端子に印加する。

[0115]

上記構成の画素回路Aij(3)も、実施の形態1で述べた図2の構成のようにm×nのマトリックスをなして表示装置を構成する。このような構成の表示装置の動作を図8を用いて説明する。図8は実施の形態1の図3に対応させて図示してある。

[0116]

1フレーム期間や第1~第3フィールド期間、第1の動作および第2の動作の期間の設定は実施の形態1と同じであり、ゲート配線Gi(3)と制御配線Ei(3)とのハイ状態およびロー状態の関係は、実施の形態1のゲート配線Gi(1)と制御配線Ei(1)とのハイ状態およびロー状態の関係と同じである。ただし、電源配線PW(3)が電圧源回路6に接続されるときには、電圧源回路6の出力端子電位は有機EL素子EL3の陽極側電位よりも低く設定され、これは、実施の形態1において電圧源回路6の出力端子電位が有機EL素子EL1の陰極側電位よりも高く設定されること、および、実施の形態2において電圧源回路6の出力端子電位が有機EL素子EL2の陰極側電位よりも高く設定されることと異なっている。このように電圧の極性について実施の形態1および2と異なっているところはあるが、TFT素子Q7、TFT素子Q8、TFT素子Q9、コンデンサC3の動作は、順に、図3のTFT素子Q1、TFT素子Q2、TFT素子Q3、コンデンサC1と同じである。

[0117]

本実施の形態に係る画素回路Aij(3)では、1 画素(=1 ドット)は、有機EL素子EL3(陽極電極たるITO電極)を備える他、1 本の電源配線PW(3)と、1 本のゲート配線Gi(3)と1 本の制御配線Ei(3)と(すなわちゲート配線2 本)、3 個のTFT素子と、1 個のコンデンサC3とが配置されている。従って、実施の形態1 と同様に、透明電極の面積を広く取ることができる。また、その他の効果が実施の形態1 と同様に得られることは明らかである。

[0118]

〔実施の形態 4 〕

本発明のさらに他の実施の形態について図9および図10に基づいて説明すれば以下の通りである。なお、前記実施の形態1ないし3で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。

[0119]

図9に、本実施の形態に係る表示装置の画素回路Aij(4)を示す。画素回路Aij(4)は画素1つ分を示し、RGBの各画素があればその1つ分を示す

[0120]

画素回路Aij(4)には、電流駆動型の有機EL素子EL4、n型のTFT素子Q10・Q11、p型のTFT素子Q12、コンデンサC4、ゲート配線Gi(4)、電源配線PW(4)、および制御配線Ei(4)が配置されている。

[0121]

電源配線(第1の配線、配線)PW(4)にTFT素子(第2のアクティブ素子)Q12が接続されている。TFT素子Q12のゲート端子はゲート配線(第2の配線)Gi(4)に接続されている。また、TFT素子Q12の電源配線PW(4)との接続点と反対側に、TFT素子(第1のアクティブ素子、アクティブ素子)Q10と有機EL素子EL4とが、TFT素子Q10をTFT素子Q12側として直列に接続されている。有機EL素子EL4の陽極はTFT素子Q10側となっている。

[0122]

コンデンサ(電荷保持手段)C4はTFT素子Q10のゲート端子とソース端子との間に接続されている。TFT素子(第3のアクティブ素子)Q11はTFT素子Q10のゲート端子と電源配線PW(4)との間に接続されている。TFT素子Q11のゲート端子は制御配線(第3の配線)Eiに接続されている。

[0123]

本実施の形態に係る表示装置は、各画素に、上記各素子および配線を用いて有機EL素子EL4に流す電流の値を設定し、有機EL素子EL4を上記値の電流で駆動するものである。電源配線PW(4)は、有機EL素子EL4に電流を流すための配線である。従って、上述の内容から分かるように、TFT素子Q10は、電源配線PW(4)から有機EL素子EL4に上記電流を流す経路に有機EL素子EL4と直列に挿入されており、そのゲート端子が導通抵抗の制御端子である。ゲート端子に印加される電圧がハイ側であるほど導通抵抗は小さく、ロー側であるほど導通抵抗は大きくなる。また、TFT素子Q12は上記経路に有機EL素子EL4およびTFT素子Q10と直列に挿入されたスイッチング素子であり、そのゲート端子が導通/遮断用の制御端子である。ゲート端子にローの電圧が印加されるときに遮断される。

[0124]

そしてコンデンサC4は、蓄積した電荷に応じた電圧をTFT素子Q10の導通抵抗の制御電圧としてTFT素子Q10のゲート・ソース間に印加する。TFT素子Q11は、コンデンサC4に対する電荷供給経路上に挿入されるスイッチング素子であり、そのゲート端子が導通/遮断用の制御端子である。ゲート端子にハイの電圧が印加されるときに導通し、ローの電圧が印加されるときに遮断される。導通している間はコンデンサC4への電荷供給を可能にし、遮断されている間はコンデンサC4に蓄積した電荷を保持させる。

[0125]

また、制御配線Ei (4) およびゲート配線Gi (4) は、各画素内で電源配線PW (4) と直交しており、制御配線Ei (4) はTFT素子Q11のスイッチング状態を決める電圧(導通/遮断用の制御電圧)をTFT素子Q11のゲート端子に印加し、ゲート配線Gi (4) はTFT素子Q12のスイッチング状態を決める電圧(導通/遮断用の制御電圧)をTFT素子Q12のゲート端子に印加する。

[0 1 2 6]

上記構成の画素回路Aij(4)も、実施の形態1で述べた図2の構成のようにm×nのマトリックスをなして表示装置を構成する。このような構成の表示装置の動作を図10を用いて説明する。図10は実施の形態1の図3に対応させて図示してある。

[0127]

1フレーム期間や第1~第3フィールド期間、第1の動作および第2の動作の期間の設定は図3の場合と同じである。異なるところは、ゲート配線Gi(4)の電圧状態と制御配線Ei(4)の電圧状態とが、実施の形態1のゲート配線Gi(1)の電圧状態と制御配線Ei(1)の電圧状態とを入れ替えたものとなっていることである。このように電圧状態の入れ替わりはあるが、TFT素子Q10、TFT素子Q11、TFT素子Q12、コンデンサC4の動作は、順に、図3のTFT素子Q1、TFT素子Q2、TFT素子Q3、コンデンサC1の動作と同じである。

[0128]

本実施の形態に係る画素回路Aij(4)では、1 画素(=1 ドット)は、有機EL素子EL4(陽極電極たるITO電極)を備える他、1 本の電源配線PW(4)と、1 本のゲート配線Gi(4)と1 本の制御配線Ei(4)と(すなわちゲート配線2本)、3 個のTFT素子と、1 個のコンデンサC4とが配置されている。従って、実施の形態1と同様に、透明電極の面積を広く取ることができる。また、その他の効果が実施の形態1と同様に得られることは明らかである。

[0129]

[実施の形態5]

本発明のさらに他の実施の形態について図11および図12に基づいて説明すれば以下の通りである。なお、前記実施の形態1ないし4で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。

[0130]

図11に、本実施の形態に係る表示装置の画素回路Aij (5)を示す。画素 回路Aij (5)は画素1つ分を示し、RGBの各画素があればその1つ分を示す。

[0 1 3 1]

画素回路Aij(5)には、電流駆動型の有機EL素子EL5、p型のTFT素子Q13、n型のTFT素子Q14・Q15・Q16、コンデンサC5、ゲート配線Gi(5)、電源配線PW(5)、および制御配線Ei(5)が配置されている。

[0132]

電源配線(第1の配線、配線)PW(5)にTFT素子(第1のアクティブ素子、アクティブ素子)Q13とコンデンサ(電荷保持手段)C5とが接続されている。コンデンサC5はTFT素子Q13のゲート端子とソース端子との間に接続されている。そのTFT素子Q13に、TFT素子(第2のアクティブ素子)Q15と有機EL素子(電気光学素子)EL5とが、TFT素子Q15をTFT素子Q13側として順に接続されている。TFT素子Q15のゲート端子は制御配線(第2の配線)Ei(5)に接続されている。有機EL素子EL5は、陽極

がTFT素子Q15側となるように接続されている。

[0133]

また、TFT素子Q13のゲート端子と、TFT素子Q13とTFT素子Q15との接続点との間に、TFT素子(第3のアクティブ素子)Q14が接続されている。このTFT素子Q14のゲート端子はゲート配線(第3の配線)Gi(5)に接続されている。また、TFT素子(第4のアクティブ素子)Q16は、TFT素子Q13とTFT素子Q15との接続点と、制御配線Ei(5)との間に接続されている。TFT素子Q16のゲート端子はゲート配線Gi(5)に接続されている。

[0134]

本実施の形態に係る表示装置は、各画素に、上記各素子および配線を用いて有機EL素子EL5に流す電流の値を設定し、有機EL素子EL5を上記値の電流で駆動するものである。電源配線PW(5)は、有機EL素子EL5に電流を流すための配線である。有機EL素子EL5に電流を流すときには、後述するようにTFT素子Q15は導通し、TFT素子Q16は遮断される。従って、上述の内容から分かるように、TFT素子Q13は、電源配線PW(5)から有機EL素子EL5に上記電流を流す経路に有機EL素子EL5と直列に挿入されており、そのゲート端子が導通抵抗の制御端子である。ゲート端子に印加される電圧がロー側であるほど導通抵抗は小さく、ハイ側であるほど導通抵抗は大きくなる。また、TFT素子Q15は上記経路に有機EL素子EL5およびTFT素子Q13と直列に挿入されたスイッチング素子であり、そのゲート端子が導通/遮断用の制御端子である。ゲート端子にローの電圧が印加されるときに導通し、ハイの電圧が印加されるときに遮断される。

[0135]

そしてコンデンサC5は、蓄積した電荷に応じた電圧をTFT素子Q13の導通抵抗の制御電圧としてTFT素子Q13のゲート端子に印加する。TFT素子Q14は、コンデンサC5に対する電荷供給経路上に挿入されるスイッチング素子であり、そのゲート端子が導通/遮断用の制御端子である。ゲート端子にハイの電圧が印加されるときに遮断される。

導通している間はコンデンサC5への電荷供給を可能にし、遮断されている間はコンデンサC5に蓄積した電荷を保持させる。TFT素子Q16は、ゲート端子を導通/遮断用の制御端子とする。ゲート端子にハイの電圧が印加されるときに導通し、ローの電圧が印加されるときに遮断される。

[0136]

また、制御配線Ei (5) およびゲート配線Gi (5) は、各画素内で電源配線PW (5) と直交しており、制御配線Ei (5) はTFT素子Q15のスイッチング状態を決める電圧(導通/遮断用の制御電圧)をTFT素子Q15のゲート端子に印加し、ゲート配線Gi (5) はTFT素子Q14 · Q16のスイッチング状態を決める電圧(導通/遮断用の制御電圧)をTFT素子Q14 · Q16のゲート端子に印加する。

[0137]

この画素回路Aij(5)も、実施の形態1で図2を用いて説明したように、m×nのマトリックス状に配置することで表示装置を形成することができる。

[0138]

次に、この表示装置の駆動方法を図12を用いて説明する。なお、図12も実施の形態1の図3に対応させて図示してある。

$[0\ 1\ 3\ 9\]$

[0140]

[0141]

この各ゲート配線Gi(5)がハイ状態で各制御配線Ei(5)がロー状態であるとき、画素回路Aij(5)ではTFT素子Q14とTFT素子Q16とが導通状態、TFT素子Q15が遮断状態となり、電流源回路2より供給された電流は電源配線PW(5)とTFT素子Q13とTFT素子Q16とを通って、制御配線Ei(5)に流れ込む。

[0142]

このとき、TFT素子Q13のゲート・ソース間電圧は、与えられた値の電流をTFT素子Q13が通すように設定される。これは、TFT素子Q13のゲート電位が低いとき(ゲート・ソース間電圧が大きいとき)、より多くの電流を流してしまうので、電源配線PW(5)の電位(ソース電位)が下がり、TFT素子Q13のゲート・ソース間電圧が電流源回路2より供給された電流を流すよう調整されるからである。また、これは、TFT素子Q13のゲート電位が高いとき(ゲート・ソース間電圧が低いとき)、余り電流が流れないので、電源配線PW(5)の電位(ソース電位)が上がって、TFT素子Q13のゲート・ソース間電圧が電流源回路2より供給された電流を流すよう調整されるからである。TFT素子Q13のゲート・ソース間電圧はコンデンサC5の端子間電圧として設定される。

0 1 4 3

また、同時に同一列の2つの画素回路Aij(5)へ電流源回路2より電流が流れないよう、選択されていない画素回路Aij(5)の各ゲート配線Gi(5)および各制御配線Ei(5)はロー状態となっている。これにより、同一列に設けられている各画素回路Aij(1)への電流値設定を可能にしている。電流の値の設定が終了すると、その画素のゲート配線Gi(5)はロー状態となる。このとき、TFT素子Q14・Q16はともに遮断される。これにより、コンデンサC5は端子間電圧を保持する。

[0144]

このように、第1フィールド期間の期間 $0 \sim 7$ tにおいて各画素回路Aij(5)のゲート配線Gi(5)がハイ状態で制御配線Ei(5)がロー状態となる

期間は、電流源回路2を電源配線PW(5)に接続して各画素に有機EL素子EL5に流す電流の値を設定する第1の動作を行う期間となっている。第1の動作は、有機EL素子EL5に流す電流を各画素回路Aij(5)に記憶させるために、TFT素子Q13に上記電流を流してコンデンサC5に上記電流に応じた電荷を蓄積させる動作でもある。

[0145]

そして、第1フィールド期間の期間 8 t ~ 9 t に渡り制御配線 T i mがロー状態となり、電源配線 P W (5) は電圧源回路 6 に接続される。このとき、各画素回路 A i j (5) のゲート配線 G i (5) はロー状態のままで制御配線 E i (5) が一斉にハイ状態となり、電圧源回路 6 より、各画素回路 A i j (5) の T F T素子 Q 1 3 に設定された値の電流が、有機 E L 素子 E L 5 に流れる。このとき、T F T 素子 Q 1 4 · Q 1 6 は遮断状態のままであり、T F T 素子 Q 1 5 は導通状態となる。またこのとき、各画素の有機 E L 素子 E L 5 には、その他の画素の有機 E L 素子 E L 5 の駆動状態、すなわち電流を流すか否かに関わらず、設定された値の電流が流れる。

[0146]

このように、第1フィールド期間の期間 8 t ~ 9 t は、電圧源回路 6 を電源配線 PW (5) に接続して各画素の有機 E L 素子 E L 5 に上記第1 の動作で設定した値の電流を流す第2 の動作を行う期間となっている。第2 の動作は、第1 の動作の後に、各画素回路 A i j (5) に記憶させた電流を T F T 素子 Q 1 3 を介して有機 E L 素子 E L 5 に流す動作でもある。

[0147]

次に、第2フィールド期間となり、期間10 t~17 t に渡り制御配線Timがハイ状態となり、電源配線PW(5)は電流源回路2に接続される。この間、電流源回路2から電源配線PW(5)を介して画素回路A1 j~A6 jに、それぞれの第2ビットに対応した電流が供給される。このとき、ゲート配線G1(5)~G6(5)のそれぞれは、図示されるように対応するタイミングで順次1 t期間ずつハイ状態となり、制御配線E1(5)~E6(5)のそれぞれはロー状態を保つ。

[0148]

このように、第2フィールド期間の期間10 t \sim 17 t において各画素回路A i j (5) のゲート配線G i (5) がハイ状態で制御配線E i i (5) がロー状態となる期間は、電流源回路2 を電源配線PW (5) に接続して各画素に有機EL 素子EL 5 に流す電流の値を設定する第1 の動作を行う期間となっている。

[0149]

[0150]

このように、第2フィールド期間の期間18 $t \sim 21 t$ は、電圧源回路6 を電源配線PW(5)に接続して各画素の有機EL素子EL5に上記第1の動作で設定した値の電流を流す第2の動作を行う期間となっている。

$[0\ 1\ 5\ 1]$

最後に、第3フィールド期間となり、期間22 t \sim 2 9 t に渡り、制御配線Timがハイ状態となり、電源配線PW(5)は電流源回路2に接続される。この間、電流源回路2から電源配線PW(5)を介して画素回路A1j \sim A6jに、それぞれの第3ビットに対応した電流が供給される。このとき、ゲート配線G1(5) \sim G6(5)のそれぞれは、図示されるように対応するタイミングで順次1 t 期間ずつハイ状態となり、制御配線E1(5) \sim E6(5)のそれぞれはロー状態を保つ。

[0152]

このように、第3フィールド期間の期間 2 2 t \sim 2 9 t において各画素回路 A i j (5) のゲート配線 G i (5) がハイ状態で制御配線 E i (5) がロー状態

となる期間は、電流源回路2を電源配線PW(5)に接続して各画素に有機EL素子EL5に流す電流の値を設定する第1の動作を行う期間となっている。

[0153]

そして、第3フィールド期間の期間30 t ~ 3 7 t に渡り、制御配線Ti mが ロー状態となり、電源配線PW(5) は電圧源回路 6 に接続される。このとき、各画素回路Ai j (5) のゲート配線Gi (5) がロー状態のままで制御配線Ei (5) は一斉にハイ状態となり、電圧源回路B6 より、各画素回路B6 i (5) のTFT素子B7 2 1 3 に設定された値の電流が、有機B7 L素子B7 2 1 5 に流れる。このとき、各画素の有機B7 L素子B7 2 には、その他の画素の有機B8 2 上素子B8 2 に数が流れる。

[0154]

このように、第3フィールド期間の期間 3 0 t \sim 3 7 t は、電圧源回路 6 を電源配線 PW (5) に接続して各画素の有機 E L 素子 E L 5 に上記第1 の動作で設定した値の電流を流す第2 の動作を行う期間となっている。

[0155]

上述の画素回路Aij(5)の駆動方法では、第1の動作を行う期間には有機EL素子EL5には電流を流さず、第2の動作を行う期間にのみ有機EL素子EL5に電流を流すようにしている。従って、第1~第3フィールド期間の発光可能期間の比率は第2の動作を行う期間の比率に等しく、1:2:4となっている

[0156]

本実施の形態に係る画素回路Aij(5)では、1画素(=1ドット)は、有機EL素子EL5(陽極電極たるITO電極)を備える他、1本の電源配線PW(5)と、1本のゲート配線Gi(5)と1本の制御配線Ei(5)と(すなわちゲート配線2本)、4個のTFT素子と、1個のコンデンサC5とが配置されている。また、従来技術に対して増加したゲート配線である制御配線Ei(5)は、前述の図4に示したのと同じように、ゲート配線Gi(5)とともにRGB各ドットを共通に横切る。このことと、ソース配線が不要であることとから、T

FT素子が4つであっても本実施の形態の表示装置は、従来技術の図14や図15の画素回路を用いた構成の表示装置よりも、ITO領域の面積(即ち有機EL面積)を広く取ることができる。従って、その分、有機EL素子EL5の発光輝度を下げ、有機EL素子EL5の長寿命化を図ることができる。

[0157]

また、その結果、各RGBドット辺りのドット幅を広く取ることができる。これは、インクジェットプロセスなどのバンクを形成して、RGB各色の液的を打ち込むプロセスに置いて、標的となる穴の形状を円形に近づけるので好ましい。

[0158]

以上のように、本実施の形態に係る表示装置によれば、有機EL素子EL5に 設定した値の電流を流す画素回路構成を備えながら、より広い面積を透明電極に 割り当てることができる。

[0159]

実施の形態1で述べたその他の効果が同様に得られることは明らかである。

[0160]

〔実施の形態 6〕

本発明のさらに他の実施の形態について図17および図18に基づいて説明すれば以下の通りである。なお、前記実施の形態1ないし5で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。

$[0\ 1\ 6\ 1]$

図17に、本実施の形態に係る表示装置の画素回路Aij(6)を示す。画素 回路Aij(6)は画素1つ分を示し、RGBの各画素があればその1つ分を示 す。

$[0\ 1\ 6\ 2]$

画素回路Aij(6)には、電流駆動型の有機EL素子EL6、p型のTFT素子Q17、n型のTFT素子Q18、コンデンサC6、ゲート配線Gi(6)、電源配線PW(6)、および制御配線Wi(6)が配置されている。

[0163]

電源配線(第1番配線、配線)PW(6)にTFT素子(第1番アクティブ素

子、アクティブ素子)Q17のソース端子が接続され、TFT素子Q17のゲート端子にはコンデンサ(電荷保持手段)C6の一方の端子とTFT素子(第2番アクティブ素子)Q18のソース端子とが接続されている。TFT素子Q18のゲート端子はゲート配線(第2番配線)Gi(6)に接続されている。コンデンサC6の他方の端子は制御配線(第3番配線)Wi(6)に接続され、TFT素子Q17・Q18のドレイン端子には有機EL素子(電気光学素子)EL6の陽極が接続されている。

[0164]

本実施の形態に係る表示装置は、各画素に、上記各素子および配線を用いて有機EL素子EL6に流す電流の値を設定し、有機EL素子EL6を上記値の電流で駆動するものである。電源配線PW(6)は、有機EL素子EL6に電流を流すための配線である。有機EL素子EL6に流す電流値を設定するときには、後述するようにTFT素子Q18を導通させる。従って、上述の内容から分かるように、TFT素子Q17は、電源配線PW(6)から有機EL素子EL6に上記電流を流す経路に有機EL素子EL6と直列に挿入されており、そのゲート端子が導通抵抗の制御端子である。ゲート端子に印加される電圧がロー側であるほど導通抵抗は小さく、ハイ側であるほど導通抵抗は大きくなる。

$[0 \ 1 \ 6 \ 5]$

そしてコンデンサC6は、蓄積した電荷に応じた電圧をTFT素子Q17の導通抵抗の制御電圧としてTFT素子Q17のゲート端子に印加する。TFT素子Q18は、コンデンサC6に対する電荷供給経路上に挿入されるスイッチング素子であり、そのゲート端子が導通/遮断用の制御端子である。ゲート端子にハイの電圧が印加されるときに導通し、ローの電圧が印加されるときに遮断される。導通している間はコンデンサC6への電荷供給を可能にし、遮断されている間はコンデンサC6に蓄積した電荷を保持させる。

[0166]

また、制御配線Wi (6) およびゲート配線Gi (6) は、各画素内で電源配線PW (6) と直交しており、ゲート配線Gi (6) はTFT素子Q18のスイッチング状態を決める電圧(導通/遮断用の制御電圧)をTFT素子Q18のゲ

ート端子に印加する。制御配線Wi(6)はコンデンサC6の端子電位を制御し、TFT素子Q17のスイッチング状態を決める電圧(導通/遮断用の制御電圧)をTFT素子Q17のゲート端子に印加する。

[0 1 6 7]

この画素回路Aij(6)も、実施の形態1で図2を用いて説明したように、m×nのマトリックス状に配置することで表示装置を形成することができる。

[0168]

次に、この表示装置の駆動方法を図18を用いて説明する。なお、図18も実施の形態1の図3に対応させて図示してある。ただし、図3のEi(1)は図18ではWi(6)となっている。

[0169]

同図に示すように、表示装置の1フレーム期間は期間 $0 \sim 3$ 4 t の 3 5 t 期間であり、最初の9 t 期間が第1フィールド期間であり、次の1 1 t 期間が第2フィールド期間であり、最後の1 5 t 期間が第3フィールド期間である。そして、第1フィールド期間の期間 $0 \sim 7$ t に渡り制御配線T i mがハイ状態となり、図1 7の電源配線PW(6)は電流源回路2 に接続される。

[0170]

[0171]

0

この各ゲート配線 G i (6) がハイ状態で各制御配線 W i (6) がロー状態であるとき、画素回路 A i j (6) ではT F T 素子 Q 1 8 が導通状態となり、電流源回路 2 より供給された電流は電源配線 P W (6) とT F T 素子 Q 1 7 とを通って有機 E L 素子 E L 6 に流れ込む。

[0172]

このとき、TFT素子Q17のゲート・ソース間電圧は、与えられた値の電流をTFT素子Q17が通すように設定される。これは、TFT素子Q17のゲート電位が低いとき(ゲート・ソース間電圧が大きいとき)、より多くの電流を流してしまうので、TFT素子Q17のドレイン電位が上がり、電流を減少させてTFT素子Q17のゲート・ソース間電圧が電流源回路2より供給された電流を流すよう調整されるからである。また、これは、TFT素子Q17のゲート電位が高いとき(ゲート・ソース間電圧が低いとき)、余り電流が流れないので、TFT素子Q17のドレイン電位が下がり、電流を増加させてTFT素子Q17のゲート・ソース間電圧が電流源回路2より供給された電流を流すよう調整されるからである。

[0173]

TFT素子Q17のゲート・ソース間電圧は、コンデンサC6の端子間電圧と制御配線Wi(6)の電圧とで設定される。すなわち、TFT素子Q17のゲート端子と接続されているコンデンサC6の端子の電位は、制御配線Wi(6)の電圧(電位)にコンデンサC6の端子間電圧を加えたものとなる。なお、TFT素子Q17が導通しているときのソース端子の電位は、TFTQ17および有機EL素子EL6に定電流が流れることによりある所定値をとる。従って、コンデンサC6がTFTQ17のゲート端子に印加する制御電圧は、コンデンサC6の蓄積した電荷に応じた電圧となっているが、この電圧には制御配線Wi(6)の電圧が基準電圧分として含まれていて、制御電圧はこの基準電圧分にコンデンサC6の端子間電圧を加えたものとなる。このように、制御配線Wi(6)はコンデンサC6に制御電圧の基準電圧分を与える。TFT素子Q17の導通抵抗を遮断相当のものとするときはゲート端子に十分に大きな制御電圧を印加すればよいので、例えば基準電圧分を大きくすることで達成される。

[0174]

また、同時に同一列の2つの画素回路Aij(6)へ電流源回路2より電流が流れないよう、選択されていない($k \neq i$)画素回路Akj(6)の各ゲート配線Gk(6)はロー状態となり各制御配線Wk(6)はハイ状態となっている。これにより、同一列に設けられている各画素回路Aij(6)への個別の電流値

設定を可能にしている。電流の値の設定が終了すると、その画素のゲート配線 Gi(6)はロー状態となり TFT素子Q18は遮断される。これにより、コンデンサC6は蓄積した電荷を保持し、端子間電圧を保持する。また、制御配線Wi(6)もハイ状態となる。制御配線Wi(6)の電位がロー状態からハイ状態へ変化したことと、コンデンサC6の電荷が保持されたこととに対応して、コンデンサC6の両端子の電位は上昇する。その結果、TFT素子Q17のゲート端子電位も上昇し、TFT素子Q17は遮断される。すなわち、制御配線Wi(6)が与える基準電圧分をロー状態からハイ状態というように適切に変えれば、コンデンサC6が上記電荷を保持した状態でTFT素子Q17の導通抵抗を遮断相当のものとし、有機EL素子EL6へ流れる電流を遮断することができる。

[0175]

このように、第1フィールド期間の期間 $0 \sim 7$ tにおいて各画素回路Aij(6)のゲート配線Gi(6)がハイ状態で制御配線Wi(6)がロー状態となる期間は、電流源回路2を電源配線PW(6)に接続して各画素に有機EL素子EL6に流す電流の値を設定する第1の動作を行う期間となっている。第1の動作は、有機EL素子EL6に流す電流を各画素回路Aij(6)に記憶させるために、TFT素子Q17に上記電流を流してコンデンサC6E6に上記電流に応じた電荷を蓄積させる動作でもある。

[0176]

流すか否かに関わらず、設定された値の電流が流れる。

[0177]

このように、第1フィールド期間の期間8tは、電圧源回路6を電源配線PW (6)に接続して各画素の有機EL素子EL6に上記第1の動作で設定した値の電流を流す第2の動作を行う期間となっている。第2の動作は、第1の動作の後に、各画素回路Aij(6)に記憶させた電流をTFT素子Q17を介して有機EL素子EL6に流す動作でもある。

[0178]

次に、第2フィールド期間となり、期間9t~16tに渡り制御配線Timがハイ状態となり、電源配線PW(6)は電流源回路2に接続される。この間、電流源回路2から電源配線PW(6)を介して画素回路A1j~A6jに、それぞれの第2ビットに対応した電流が供給される。このとき、ゲート配線G1(6)~G6(6)のそれぞれは、図示されるように対応するタイミングで順次1t期間ずつハイ状態となり、制御配線W1(6)~W6(6)のそれぞれは、図示されるように対応するタイミングで順次1t期間ずつロー状態となる。

[0179]

このように、第2フィールド期間の期間 9 t \sim 1 6 t において各画素回路 A i j (6) のゲート配線 G i (6) がハイ状態で制御配線 W i (6) がロー状態となる期間は、電流源回路 2 を電源配線 P W (6) に接続して各画素に有機 E L 素子 E L 6 に流す電流の値を設定する第1 の動作を行う期間となっている。

[0180]

[0181]

このように、第2フィールド期間の期間17t~19tは、電圧源回路6を電源配線PW(6)に接続して各画素の有機EL素子EL6に上記第1の動作で設定した値の電流を流す第2の動作を行う期間となっている。

[0182]

最後に、第3フィールド期間となり、期間20t~27tに渡り、制御配線Timがハイ状態となり、電源配線PW(6)は電流源回路2に接続される。この間、電流源回路2から電源配線PW(6)を介して画素回路A1j~A6jに、それぞれの第3ビットに対応した電流が供給される。このとき、ゲート配線G1(6)~G6(6)のそれぞれは、図示されるように対応するタイミングで順次1t期間ずつハイ状態となり、制御配線W1(6)~W6(6)のそれぞれは、図示されるように対応するタイミングで順次1t期間ずつロー状態となる。

[0183]

[0184]

[0185]

このように、第3フィールド期間の期間28t~34tは、電圧源回路6を電源配線PW(6)に接続して各画素の有機EL素子EL6に上記第1の動作で設

定した値の電流を流す第2の動作を行う期間となっている。

[0186]

上述の画素回路 Aij (6) の駆動方法では、第1の動作を行う期間でも有機 E L 素子 E L 6 に各1 t 期間ずつ電流を流す。従って、第1~第3フィールド期間の第2の動作を行う期間の比率は1:3:7となっているが、各フィールド期間の発光可能期間の比率は上記各1 t 期間ずつを足した比率である1:2:4となっている。

[0187]

本実施の形態に係る画素回路Aij(6)では、1画素(=1ドット)は、有機EL素子EL6(陽極電極たるITO電極)を備える他、1本の電源配線PW(6)と、1本のゲート配線Gi(6)と1本の制御配線Wi(6)と(すなわちゲート配線2本と)、2個のTFT素子と、1個のコンデンサC6とが配置されている。また、ゲート配線Gi(6)および制御配線Wi(6)は、カラー表示装置の場合にRGB各画素に共通に設けることができる。従って、従来の4TFT画素回路構成よりもアクティブ素子が2つ少なくて済むことから、透明電極の面積(即ち有機EL面積)を広く取ることができる。従って、その分、有機EL素子EL6の発光輝度を下げ、有機EL素子EL6の長寿命化を図ることができる。また、実施の形態1で述べたその他の効果が同様に得られることは明らかである。

[0188]

【発明の効果】

本発明の表示装置は、以上のように、上記各画素には、上記電気光学素子に上記電流を流すための第1の配線と、上記第1の配線から上記電気光学素子に上記電流を流す経路に上記電気光学素子と直列に挿入されるとともに導通抵抗の制御端子を有する第1のアクティブ素子と、上記経路に上記電気光学素子および上記第1のアクティブ素子と直列に挿入されるとともに導通/遮断用の制御端子を有する第2のアクティブ素子と、電荷を蓄積し、蓄積した電荷に応じた電圧を上記第1のアクティブ素子の導通抵抗の制御電圧として上記第1のアクティブ素子の制御端子に印加する電荷保持手段と、上記電荷保持手段に対する電荷供給経路上

に挿入されるとともに導通/遮断用の制御端子を有し、遮断によって上記電荷保持手段に蓄積した電荷を保持させる第3のアクティブ素子と、上記第2のアクティブ素子の制御端子に導通/遮断用の制御電圧を印加する第2の配線と、上記第3のアクティブ素子の制御端子に導通/遮断用の制御電圧を印加する第3の配線とが配置されている構成である。

[0189]

それゆえ、アクティブ素子は1画素につき3個、コンデンサなどの電荷保持手段が1個、さらに配線が3本あればよく、また、第2および第3の配線は、カラー表示装置の場合にRGB各画素に共通に設けることができる。従って、従来の4TFT画素回路構成よりもアクティブ素子が1つ少なくて済むことから、また、従来のソース配線が不要であることから、透明電極の面積を大きくとることができる。

[0190]

この結果、電気光学素子に設定した値の電流を流す画素回路構成の表示装置において、より広い面積を透明電極に割り当てることのできる表示装置を提供することができるという効果を奏する。またこれにより、例えば同一の表示輝度を得るために必要な有機EL素子の発光輝度を低下させることができ、その輝度寿命を改善されるという効果を奏する。

[0191]

また、本発明の表示装置は、以上のように、電気光学素子を備える各画素に上記電気光学素子に流す電流の値を設定して、上記電気光学素子を上記電流で駆動する表示装置において、上記各画素には、上記電気光学素子に上記電流を流すための第1の配線と、上記第1の配線から上記電気光学素子に上記電流を流す経路に上記電気光学素子と直列に挿入されるとともに導通抵抗の制御端子を有する第1のアクティブ素子と、上記経路に上記電気光学素子および上記第1のアクティブ素子と直列に挿入されるとともに導通/遮断用の制御端子を有する第2のアクティブ素子と、電荷を蓄積し、蓄積した電荷に応じた電圧を上記第1のアクティブ素子の導通抵抗の制御電圧として上記第1のアクティブ素子の削御端子に印加する電荷保持手段と、上記電荷保持手段に対する電荷供給経路上に挿入されると

ともに導通/遮断用の制御端子を有し、遮断によって上記電荷保持手段に蓄積した電荷を保持させる第3のアクティブ素子と、上記第2のアクティブ素子の制御端子に導通/遮断用の制御電圧を印加する第2の配線と、上記第3のアクティブ素子の制御端子に導通/遮断用の制御電圧を印加する第3の配線と、上記第1のアクティブ素子と上記第2のアクティブ素子との接続点と上記第2の配線との間に接続されるとともに、上記第3の配線に接続される導通/遮断用の制御端子を有する第4のアクティブ素子とが配置されている構成である。

[0192]

それゆえ、アクティブ素子は1画素につき4個、コンデンサなどの電荷保持手段が1個、さらに配線が3本あればよく、また、第2および第3の配線は、カラー表示装置の場合にRGB各画素に共通に設けることができる。従って、従来のソース配線が不要であることから、透明電極の面積を大きくとることができる。

[0193]

この結果、電気光学素子に設定した値の電流を流す画素回路構成の表示装置に おいて、より広い面積を透明電極に割り当てることのできる表示装置を提供する ことができるという効果を奏する。またこれにより、例えば同一の表示輝度を得 るために必要な有機EL素子の発光輝度を低下させることができ、その輝度寿命 を改善されるという効果を奏する。

[0194]

さらに本発明の表示装置は、以上のように、上記第1の配線には電流源回路と 電圧源回路とが切り替え可能に接続される構成である。

[0195]

それゆえ、各画素に電気光学素子の電流の値を設定するときには第1の配線に 電流源回路を接続してこの電流源回路からの電流で電気光学素子の電流の値を設 定し、電気光学素子の電流の値を設定した後に第1の配線に電圧源回路を切り替 え接続してこの電圧源回路からの印加電圧により、第2のアクティブ素子が導通 状態である期間に、他の画素の電気光学素子の駆動状態に関わらずに、電気光学 素子を設定した値の電流で駆動することができるという効果を奏する。

[0196]

さらに本発明の表示装置は、以上のように、上記電流源回路を上記第1の配線に接続して各画素に上記電気光学素子に流す電流の値を設定する第1の動作を行った後、上記電圧源回路を上記第1の配線に接続して各画素の上記電気光学素子に上記第1の動作で設定した値の電流を流す第2の動作を行う構成である。

[0197]

それゆえ、第1の動作により電流源回路からの電流で各画素に電気光学素子の電流の値を設定することができ、その後、第2の動作により、第1の動作で設定された値の電流を電圧源回路から電気光学素子に流して電気光学素子を駆動することができるという効果を奏する。

[0198]

さらに本発明の表示装置は、以上のように、上記電流源回路が出力することのできる電流値は複数通りあり、上記第1の動作を行うとともに上記第1の動作の後に上記第2の動作を行うことを、所定期間に複数回行う構成である。

[0199]

それゆえ、所定期間に電気光学素子に電流が流された期間の長さの総和に応じて、電流源回路の電流値の数以上に細かい階調表示を確保することができるという効果を奏する。

[0200]

特に、第1の配線に接続される電流源回路がTFT等で作られている場合には、電流源回路から出力することのできる電流値の数に制限がある場合が多いので、上記の階調表示が有効であるという効果を奏する。

[0201]

また、本発明の表示装置は、以上のように、電気光学素子を備える各画素に上記電気光学素子に流す電流の値を設定して、上記電気光学素子を上記電流で駆動する表示装置において、上記各画素には、上記電気光学素子に上記電流を流すための第1番配線と、上記第1番配線から上記電気光学素子に上記電流を流す経路に上記電気光学素子と直列に挿入されるとともに導通抵抗の制御端子を有する第1番アクティブ素子と、電荷を蓄積し、蓄積した電荷に応じた電圧を上記第1番アクティブ素子の導通抵抗の制御電圧として上記第1番アクティブ素子の制御端

子に印加する電荷保持手段と、上記電荷保持手段に対する電荷供給経路上に挿入されるとともに導通/遮断用の制御端子を有し、遮断によって上記電荷保持手段に蓄積した電荷を保持させる第2番アクティブ素子と、上記第2番アクティブ素子の制御端子に導通/遮断用の制御電圧を印加する第2番配線と、上記電荷保持手段の蓄積した電荷に応じた電圧に含まれる基準電圧分を上記電荷保持手段に与える第3番配線とが配置されている構成である。

[0202]

それゆえ、アクティブ素子は1画素につき2個、コンデンサなどの電荷保持手段が1個、さらに配線が3本あればよく、また、第2番および第3番配線は、カラー表示装置の場合にRGB各画素に共通に設けることができる。従って、従来の4TFT画素回路構成よりもアクティブ素子が2つ少なくて済むことから、透明電極の面積を大きくとることができる。また、従来のソース配線が不要であることから、さらに透明電極の面積を大きくとることができる。

[0203]

この結果、電気光学素子に設定した値の電流を流す画素回路構成の表示装置において、より広い面積を透明電極に割り当てることのできる表示装置を提供することができるという効果を奏する。またこれにより、例えば同一の表示輝度を得るために必要な有機EL素子の発光輝度を低下させることができ、その輝度寿命を改善されるという効果を奏する。

[0204]

また、本発明の表示装置は、以上のように、電気光学素子を備える各画素に上記電気光学素子に流す電流の値を設定して、上記電気光学素子を上記電流で駆動する表示装置において、上記各画素には、上記電気光学素子に上記電流を流すための配線が配置されており、上記配線から上記電気光学素子に上記電流を流す経路に、導通抵抗の制御端子を有するアクティブ素子が、上記電気光学素子と直列に挿入されるとともに、電荷を蓄積し、蓄積した電荷に応じた電圧を上記アクティブ素子の導通抵抗の制御電圧として上記アクティブ素子の制御端子に印加する電荷保持手段とが配置され、上記電流を上記画素の回路に記憶させるために上記アクティブ素子に上記電流を流して上記電荷保持手段に上記電流に応じた電荷をアクティブ素子に上記電流を流して上記電荷保持手段に上記電流に応じた電荷を

蓄積させる第1の動作を行うために、上記配線に定電流を出力する電流源回路と、上記第1の動作の後に、上記回路に記憶させた上記電流を上記アクティブ素子を介して上記電気光学素子に流す第2の動作を行うために上記配線に定電圧を出力する電圧源回路とが、上記配線に切り替え可能に接続されている構成である。

[0205]

それゆえ、従来は各画素の回路ごとにそれぞれ1本ずつ必要であった電源配線 とソース配線とを、上記配線によって共通化することができ、配線数を抑えるこ とができるので、透明電極の面積を大きくとる上で有用である。

[0206]

この結果、電気光学素子に設定した値の電流を流す画素回路構成の表示装置に おいて、より広い面積を透明電極に割り当てることのできる表示装置を提供する ことができるという効果を奏する。特にスイッチング素子を配置した基板側より 発光を取り出す構成、すなわちボトムエミッション構造において、透明電極の面 積を拡大することが期待できるという効果を奏する。

【図面の簡単な説明】

【図1】

本発明の第1の実施の形態に係る表示装置が備える画素回路の構成を示す回路 図である。

図2

本発明の第1の実施の形態に係る表示装置の構成を示す回路ブロック図である

【図3】

本発明の第1の実施の形態に係る表示装置の動作を示すタイミングチャートで ある。

【図4】

図1の画素回路を備える画素のレイアウトを示す平面図である。

【図5】

本発明の第2の実施の形態に係る表示装置が備える画素回路の構成を示す回路 図である。

[図6]

本発明の第2の実施の形態に係る表示装置の動作を示すタイミングチャートで ある。

【図7】

本発明の第3の実施の形態に係る表示装置が備える画素回路の構成を示す回路 図である。

[図8]

本発明の第3の実施の形態に係る表示装置の動作を示すタイミングチャートで ある。

【図9】

本発明の第4の実施の形態に係る表示装置が備える画素回路の構成を示す回路 図である。

【図10】

本発明の第4の実施の形態に係る表示装置の動作を示すタイミングチャートである。

【図11】

本発明の第5の実施の形態に係る表示装置が備える画素回路の構成を示す回路 図である。

【図12】

本発明の第5の実施の形態に係る表示装置の動作を示すタイミングチャートである。

【図13】

従来の表示装置が備える画素回路の第1の例の構成を示す回路図である。

【図14】

従来の表示装置が備える画素回路の第2の例の構成を示す回路図である。

【図15】

従来の表示装置が備える画素回路の第3の例の構成を示す回路図である。

【図16】

図14または図15の画素回路を備える画素のレイアウトの例を示す平面図で

ある。

【図17】

本発明の第6の実施の形態に係る表示装置が備える画素回路の構成を示す回路 図である。

【図18】

本発明の第6の実施の形態に係る表示装置の動作を示すタイミングチャートである。

【符号の説明】

- 2 電流源回路
- 6 電圧源回路
- $EL1 \sim EL6$

有機 E L 素子 (電気光学素子)

 $PW(1) \sim PW(5)$

ソース配線兼電源配線、電源配線(第1の配線、配線)

- PW (6) ソース配線兼電源配線、電源配線 (第1番配線、配線)
- Gi(1)、Gi(3)、Gi(5) ゲート配線(第3の配線)
- G i (2), G i (4)

ゲート配線 (第2の配線)

- G i (6) ゲート配線 (第2番配線)
- E i (1)、E i (3)、E i (5) 制御配線(第2の配線)
- E i (2), E i (4)

制御配線 (第3の配線)


- Q1、Q4、Q7、Q10、Q13 TFT素子(第1のアクティブ素子、アクティブ素子)
- Q3、Q6、Q9、Q12、Q15 TFT素子 (第2のアクティブ素子)
- Q2, Q5, Q8, Q11, Q14

TFT素子 (第3のアクティブ素子)


- Q16 TFT素子 (第4のアクティブ素子)
- Q17 TFT素子(第1番アクティブ素子、アクティブ素子)
- Q18 TFT素子 (第2番アクティブ素子)
- Wi(6) 制御配線(第3番配線)

【書類名】 図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】



【図17】



【図18】



【書類名】 要約書

【要約】

【課題】 電気光学素子に設定した値の電流を流す画素回路構成の表示装置において、より広い面積を透明電極に割り当てることのできる表示装置を提供する。

【解決手段】 各画素回路Aij(1)において、ゲート配線Gi(1)により TFT素子Q2を、制御配線Ei(1)によりTFT素子Q3を、それぞれ導通させ、電流源回路から電源配線PW(1)およびTFT素子Q1・Q3を介して 有機EL素子EL1に所定の値の電流を流す。そして、TFT素子Q2・Q3を 遮断して、コンデンサC1に上記電流の値に応じたTFT素子Q1のゲート・ソース間電圧を保持させることにより、有機EL素子EL1を駆動する電流の値を 設定する。その後、TFT素子Q2を遮断したままTFT素子Q3を導通させることにより、TFT素子Q1に設定した値の電流を電圧源回路から電源配線PW (1)を介して有機EL素子EL1に流し、有機EL素子EL1を駆動する。

【選択図】 図1

特願2003-207268

出願人履歴情報

識別番号

[000005049]

1. 変更年月日 [変更理由] 1990年 8月29日

新規登録

住 所

大阪府大阪市阿倍野区長池町22番22号

氏 名 シャープ株式会社